基于DSP與CPLD的多通道數(shù)據(jù)采集系統(tǒng)的設計
[導讀]用于實時控制系統(tǒng)的嵌入式系統(tǒng)經(jīng)常需要對模擬量進行測量，通常的方法是以MCU為主產(chǎn)生采集控制時序控制模數(shù)轉(zhuǎn)換器，并通過中斷或查詢的方式讀取轉(zhuǎn)換后的結(jié)果。由MCU產(chǎn)生采集控制時序?qū)⒄加幂^多的系統(tǒng)軟硬件資源。而在
用于實時控制系統(tǒng)的嵌入式系統(tǒng)經(jīng)常需要對模擬量進行測量，通常的方法是以MCU為主產(chǎn)生采集控制時序控制模數(shù)轉(zhuǎn)換器，并通過中斷或查詢的方式讀取轉(zhuǎn)換后的結(jié)果。由MCU產(chǎn)生采集控制時序?qū)⒄加幂^多的系統(tǒng)軟硬件資源。而在一般復雜的多路信號測控系統(tǒng)中，MCU需要進行數(shù)據(jù)存儲，通訊，數(shù)據(jù)處理等多項工作，如果再需要其頻繁地產(chǎn)生模數(shù)轉(zhuǎn)換控制器的控制時序，將會影響系統(tǒng)的性能，嚴重時將會成為系統(tǒng)的瓶頸。本文采用CPLD產(chǎn)生A／D轉(zhuǎn)換器的控制時序，使得CPLD主要實現(xiàn)A／D時序控制的功能，DSP主要實現(xiàn)閉環(huán)控制算法的功能。
1 系統(tǒng)總體結(jié)構(gòu)
系統(tǒng)以DSP和CPLD為核心，模擬信號從模擬多路開關CD4067接人，利用CPLD進行使能其輸入。使用DSP的GPIO口作為模擬多路開關的通道號的選擇。A／D轉(zhuǎn)換器使用MAXIM公司的MAX194，其控制時序由CPLD產(chǎn)生。當A／D轉(zhuǎn)換結(jié)束后，將會產(chǎn)生一個EOC信號，該信號作為LF2407的外部中斷，當DSP接收到該轉(zhuǎn)換結(jié)束信號，進入相應的外部中斷程序，使用SPI總線來接收A／D轉(zhuǎn)換的數(shù)字值，并進行相應的處理。系統(tǒng)的總體結(jié)構(gòu)圖如圖1所示。
2 硬件設計
2.1 主控DSP芯片TMS320LF2407A
系統(tǒng)的主控制器采用了TMS320LF2407A，3.3 V靜態(tài)CMOS工藝，40 MIPS，具有16位地址總線，16位數(shù)據(jù)總線，3個獨立的存儲空間，包括可用的64 kB程序空間，35.5 kB數(shù)據(jù)空間以及64 kB的I／O空間。訪問不同的存儲空間時，DSP有相應的引腳作為選通信號，PS對應程序空間，DS對應數(shù)據(jù)空間，IS對應IO空間，均為低電平有效。本系統(tǒng)將MAX194 A／D轉(zhuǎn)換器映射到I／O空間0000H-7fffH，其使能的邏輯表達式為：CS=A15+IS。多路模擬開關映射到I／O空間的8000H-ffffH，其使能邏輯表達式為：CS=A15+IS。式中IS是I／O空間選通信號線。
TMS320LF2407A的內(nèi)部具有32 kB FLASH程序存儲器，2.5 kB RAM數(shù)據(jù)存儲器。FLASH可滿足DSP系統(tǒng)程序存儲的需要，而2.5 kB的數(shù)據(jù)存儲器可能不夠。而且研發(fā)階段一般將程序?qū)懺赗AM上，所以設計選用了Cypress Semiconductor公司的CY7C1021V33的SRAM，該SRAM為64 kB，設計中設定0000H-7ffffH為程序空間，8000H-ffffH為數(shù)據(jù)空間。外擴SRAM的邏輯表達式為：CS=(A15+PS+DS)(A15+PS+DS)。式中CS是SRAM的片選信號線，A15是DSP的第16根地址線，PS是程序空間選通信號線，DS是數(shù)據(jù)空間選通信號線。
2.2 模數(shù)轉(zhuǎn)換模塊MAX194
TMS320LF2407A芯片內(nèi)置16通道A／D轉(zhuǎn)換器，但是只能輸入單極性電壓，只有10位的分辨率，精度很不理想，所以需要外擴A／D轉(zhuǎn)換芯片。經(jīng)過多方比較，筆者選用了MAXIM公司的MAXl94芯片，它是一種逐漸次比較型的模數(shù)轉(zhuǎn)換器，具有高精度，低功耗等特點。MAX194的內(nèi)部設有校準電路，用于保證全溫度范圍內(nèi)的線性度，且不需要外部的調(diào)整電路。分開的模擬和數(shù)字供電，最大限度地減少了數(shù)字耦合噪聲。其主要特征有：14位分辨率，1／2 LSB非線性度，82 dB的信噪比，低功耗，單極性或雙極性輸入，三態(tài)串行輸出。
MAX194具有兩種接口模式：同步模式和異步模式。同步模式：MAX194在轉(zhuǎn)換過程中，每轉(zhuǎn)換完一個，數(shù)據(jù)位就輸出一位。此時，SCLK應該接地，CLK即作為ADC的轉(zhuǎn)換時鐘又作為串行接口的移位輸出時鐘。異步模式：DSP只能在MAX194完成一次轉(zhuǎn)換之后才能將轉(zhuǎn)換結(jié)果讀出，然后啟動下一次的轉(zhuǎn)換。這種模式降低了MAX194連續(xù)轉(zhuǎn)換的速度。
使用CPLD來控制MAX194，可以方便地控制MAX194工作在同步或者異步狀態(tài)，而不需要對硬件電路做任何改動，僅需要修改CPLD中的程序即可。本設計將MAX194設定在異步工作模式下，
根據(jù)圖2所示的時序圖，將采樣控制過程分成了4個狀態(tài)：
(1)初始狀態(tài)：MAX194采樣控制信號初始化，各采樣控制狀態(tài)置零。
(2)啟動采樣狀態(tài)：將MAX194的啟動轉(zhuǎn)換信號START置低并保持至少兩個CLK周期。
(3)轉(zhuǎn)換結(jié)束狀態(tài)：將MAX194的啟動信號START置高并檢測轉(zhuǎn)換結(jié)束狀態(tài)信號EOC，當它由高電平變成低電平時即表示轉(zhuǎn)換已經(jīng)結(jié)束。因此，這個狀態(tài)與上個狀態(tài)一樣是看EOC信號是否有變化，若是有變化，則轉(zhuǎn)到下個狀態(tài)，若是沒有變化，則將一直在這個狀態(tài)中循環(huán)，直到EOC信號有變化為止。
(4)轉(zhuǎn)換結(jié)果輸出狀態(tài)：將MAX194的芯片使能信號CS置低，DSP通過SPI口將A／D轉(zhuǎn)換得到的數(shù)據(jù)傳人DSP中。
根據(jù)以上工作狀態(tài)的描述，使用了VHDL語言編寫了A／D轉(zhuǎn)換采樣控制模塊的程序，并進行了仿真，仿真結(jié)果如圖3所示。從仿真圖中看出設計的A／D轉(zhuǎn)換控制模塊是完全符合設計要求的。
[!--empirenews.page--]
3 軟件設計
TMS320LF2407A是基于C2000平臺的，提供兩種編程語言：C／C+十語言或匯編語言。其中，C語言編寫的程序可讀性、可移植性強，且大大縮短了開發(fā)周期，但執(zhí)行效率低，程序出錯時不易診斷。匯編語言程序效率高，但編寫比較繁瑣。通常做法是程序核心部分(即經(jīng)常調(diào)用部分)采用匯編語言編寫，以提高整個系統(tǒng)的執(zhí)行效率，對實時性要求不高的部分采用C語言編寫以降低程序的復雜度，提高程序的可讀性和可修改性。本文采用C語言和匯編語言混合編寫的多文件結(jié)構(gòu)，主要包括主程序、讀取A／D轉(zhuǎn)換結(jié)果的中斷程序的設計。
軟件流程如圖4所示。主要分成三部分：SPI配置部分，模擬開關控制部分，A／D轉(zhuǎn)換控制和轉(zhuǎn)換結(jié)果的讀取。
3.1 SPI配置部分
對于LF2407A，串行SPI外設接口有9個寄存器，用于控制其操作。在本設計中將LF2407A的SPI接口設定在主模式下，在該模式下，采用主控制器發(fā)送偽數(shù)據(jù)，從控制器發(fā)送數(shù)據(jù)。主控制器可在任何時刻啟動數(shù)據(jù)傳送，因為它控制著SPICLK信號。但軟件決定了主控制器如何檢測從控制器何時準備發(fā)送數(shù)據(jù)。SPI接口模塊的初始化程序如下：
3.2 模擬多路開關選通部分
由于多路模擬開關映射到DSP的I／O空間中的0X8000-0XFFFF之間，所以在DSP程序中，對0X8000-0XFFFF之間進行一個讀操作，由DSP的GPIO選擇的通道就被選通，信號由CD4067輸出到A／D轉(zhuǎn)換器MAXl94。
讀地址產(chǎn)生的低電平信號CS的保持時間由訪問I／O空間的等待時間決定的，通過設置等待狀態(tài)寄存器來保證獲得有效的延時時間。
3.3 MAX194轉(zhuǎn)換控制部分
由于A／D映射DSP的I／O空間的0x0000～0x7fff之間，類似于模擬多路開關，也需要對該空間進行一個讀操作。
4 結(jié)語
多路數(shù)據(jù)采集系統(tǒng)在嵌入式測控系統(tǒng)中具有很強的實用價值。本文設計了一個基于TMS320LF2407A與EPM570T100C5N的MAX194的多通道采集系統(tǒng)，詳細描述了MAX194，CPLD與DSP之間的硬件與軟件設計，該系統(tǒng)在筆者參與的嵌入式測量控制系統(tǒng)中得到了成功的應用。
下載文檔
