低成本FPGA的JESD204A應(yīng)用

引言

　　隨著人們訂購無線服務(wù)數(shù)量的激增、各種服務(wù)類型的多樣化，以及更低的便攜式設(shè)備接入因特網(wǎng)的費用，使得對于增加基礎(chǔ)設(shè)施容量的需求日益明顯。3G智能手機、3G上網(wǎng)本和3G平板電腦是引發(fā)對于無線數(shù)據(jù)服務(wù)和基站容量的爆炸性需求的主要推動力。將性能疊加到現(xiàn)有的無線寬帶設(shè)備，例如：HSPA+和EV-DO(即3G+)，已經(jīng)解決了一部分數(shù)據(jù)吞吐量的需要，但因為服務(wù)速度慢，無線服務(wù)供應(yīng)商仍飽受用戶指責(zé)，尤其是在大城市中，用戶不滿的情況更加嚴重。

　　無線運營商有向更高帶寬服務(wù)發(fā)展的計劃，如：LTE和LTE-Advanced，以應(yīng)對這一挑戰(zhàn);但是，部署這些4G技術(shù)還需要幾年時間，然而與此同時數(shù)據(jù)吞吐量的要求卻還在不斷上升。當全球的“桌上型”無線寬帶服務(wù)需求無所不在時(據(jù)業(yè)內(nèi)分析師預(yù)測這一現(xiàn)象將在今后6年內(nèi)出現(xiàn))，無線服務(wù)供應(yīng)商仍將面臨提高基站密度的壓力。大量增加基礎(chǔ)設(shè)施的需求以及本地市場的激烈競爭將使得基站OEM廠商面臨提價壓力。

　　以更低功耗和價格來增加容量——是神話還是現(xiàn)實?

　　過去，在遠程通信行業(yè)更高性能的基站收發(fā)臺(BTS)通常需要消耗更多電能和更高的總擁有成本。然而，未來這一情況將有望改變。在亞洲和非洲，Green field 3G和增強型3G的部署將引發(fā)殘酷的降價及能耗壓力，這很可能會波及整個無線基礎(chǔ)設(shè)施市場。對于無線基礎(chǔ)設(shè)施OEM廠商來說，關(guān)鍵的是要通過降低基站元器件材料成本，維持和增強盈利能力。如圖1所示，降低元器件材料成本的一種方法是從傳統(tǒng)的、單一基站部署轉(zhuǎn)變?yōu)榉植际讲渴鹉Ｐ汀?/span>

　　圖1——基站網(wǎng)絡(luò)的演變

　　這種拓撲結(jié)構(gòu)解決了上文中提到的一些挑戰(zhàn)，并且也促進了基于SERDES的邏輯器件的使用和這類器件應(yīng)用的成熟化，用以支持從RRU(射頻拉遠單元)到BTS的光纖數(shù)據(jù)傳輸。然而，由于射頻拉遠單元所包含的射頻和數(shù)據(jù)轉(zhuǎn)換設(shè)備，其成本仍占了BTS的元器件材料總成本中的很大部分。一類更低成本、低功耗的新型FPGA，如LatticeECP3器件，可通過與集成了支持CPRI和OBSAI基帶接口的SERDES相結(jié)合，提供靈活的數(shù)據(jù)處理能力，并且降低射頻拉遠單元的總成本。但是，增加數(shù)據(jù)吞吐量的需求已經(jīng)使得對于傳統(tǒng)并行數(shù)據(jù)轉(zhuǎn)換器接口的各方面要求都逼近其極限，諸如：性能、印刷電路板布局的復(fù)雜性和制造成本以及維護數(shù)據(jù)完整性所需的努力。這些挑戰(zhàn)導(dǎo)致了在實際RRU數(shù)據(jù)轉(zhuǎn)換器和數(shù)據(jù)處理FPGA之間的SERDES功能需要從BTS接口遷移到數(shù)字數(shù)據(jù)/控制接口，如圖2所示。JEDEC JC-16協(xié)會于2008年發(fā)布了這種新型接口的開放的行業(yè)標準，稱之為JESD204A，并為進一步降低射頻拉遠單元的元器件材料成本帶來了很大的希望。

[!--empirenews.page--]
　Figure 2 – JESD204A Interface

　　圖2——JESD204A接口

　　目前，NXP半導(dǎo)體提供的CGVTM數(shù)據(jù)轉(zhuǎn)換器上的JESD204A接口是一種高速串行接口，使用兼容CML的差分信號和8B/10B編碼。目前的最高數(shù)據(jù)速率為3.125 Gbps，通過數(shù)據(jù)轉(zhuǎn)換器和FPGA之間的多路通道實現(xiàn)任意大小的系統(tǒng)帶寬，實現(xiàn)每個通道帶寬超過312.5兆字節(jié)/秒的數(shù)據(jù)速率。由于JESD204A支持精確的跨線同步，它本身還支持正交采樣，這對于以O(shè)FDM調(diào)制機制為基礎(chǔ)的3G和4G空中接口來說是非常必要的。基于SERDES的數(shù)據(jù)轉(zhuǎn)換器和FPGA的優(yōu)勢

　　可編程邏輯和高速數(shù)據(jù)轉(zhuǎn)換技術(shù)在基站設(shè)計的整個演變過程中發(fā)揮了非常重要的作用。數(shù)據(jù)轉(zhuǎn)換器提供了射頻功率放大器與無線通信單元中射頻小信號部分的橋接，而FPGA為設(shè)計師們提供了足夠的靈活性，使得在空中接口規(guī)范完全確定之前就可以開始設(shè)計。

　　日益增加的基站數(shù)據(jù)吞吐量的需求導(dǎo)致了無線通信單元的元件成本和功耗的增加，并使得相關(guān)印刷電路板和接口更加復(fù)雜，同時更加強調(diào)對信號完整性的要求。兼容了JESD204A的數(shù)據(jù)轉(zhuǎn)換器，具有降低元器件材料成本及其他商業(yè)和技術(shù)方面的優(yōu)點，使得BTS的OEM廠商無法忽略這個新型、具有突破性意義的接口選擇。不斷節(jié)約的元器件材料成本很快超過了采用該接口技術(shù)的花費，并且還提高了系統(tǒng)的可靠性，從而進一步節(jié)約了成本。

　　JEDEC JESD204A通過簡化印刷電路板布局大大地降低了射頻拉遠單元的元器件材料成本，印刷電路板布局的簡化在減少了電路板層數(shù)的同時縮小了電路板尺寸，這兩者都是增加電路板成本的重要因素。此外，由于JESD204A大大降低了數(shù)據(jù)轉(zhuǎn)換器和FPGA之間的接口信號數(shù)量，從而使得整個系統(tǒng)的可靠性得到增強。由于低電壓擺幅的CML降低了功耗，電源的元器件材料成本也可能相應(yīng)地減少。JESD204A除了有助于降低元器件材料成本，還對設(shè)計的系統(tǒng)架構(gòu)級有很大的益處。強大的嵌入式協(xié)議(沒有軟件開銷)，包括數(shù)據(jù)加擾、單比特錯誤檢測和數(shù)據(jù)線路同步丟失檢測，以及加強了射頻印刷電路板上模擬和數(shù)字部分的隔離，提高了抗噪聲能力。許多業(yè)內(nèi)觀察員認為數(shù)據(jù)轉(zhuǎn)換接口向JESD204A的轉(zhuǎn)換是不可避免的，就像在PC和DSP硬件領(lǐng)域中向USB、PCI Express和串行RapidIO高速串行的轉(zhuǎn)換一樣。

　　正如數(shù)據(jù)轉(zhuǎn)換器那樣，對于成本、功耗和性能的更高要求也迫使FPGA架構(gòu)發(fā)生重大改變，從而顯著地提高了其性能、特性和邏輯密度。與ASIC相比，F(xiàn)PGA因其本身的靈活性和更快的產(chǎn)品上市時間，長期以來一直廣受贊譽，但是過去FPGA僅限用于“接口邏輯”和“修正錯誤”的應(yīng)用。如今由于FPGA的價值已大大擴展，這一情況已經(jīng)發(fā)生改觀。例如，萊迪思低成本、低功耗的新型FPGA系列，具有增強型功能，如集成的SERDES、DSP的數(shù)據(jù)通路和嵌入式存儲器，已經(jīng)成為了眾多射頻拉遠單元設(shè)計的重要組成部分。系統(tǒng)設(shè)計工程師們現(xiàn)在僅需花費一半的功耗和成本，利用這款極具競爭力的帶有SERDES功能的FPGA，在復(fù)雜的信號路徑應(yīng)用中使用這個可編程平臺，實現(xiàn)諸如數(shù)字下變頻(Digital Down Conversion，DDC)、數(shù)字上變頻(Digital Up Conversion，DUC)、波峰因數(shù)縮小(Crest Factor Reduction，CFR)和數(shù)字預(yù)失真(Digital Pre-Distortion，DPD)功能。

　　小結(jié)

　　BTS的OEM廠商需要認真考慮，使用新的JESD204A高速串行接口為射頻拉遠單元節(jié)省元器件材料成本和其他費用，以作為應(yīng)對未來不斷增加的無線基礎(chǔ)設(shè)施ASP的降價壓力的一種重要手段。

　　過去，F(xiàn)PGA和數(shù)據(jù)轉(zhuǎn)換器在射頻拉遠單元設(shè)計中發(fā)揮了關(guān)鍵作用;如今，它們在降低系統(tǒng)構(gòu)建成本上發(fā)揮著更大的作用?；赟ERDES的、可擴展的JESD204A接口在多個ADC / DAC和多個FGPA之間提供了一個無縫、簡化的、低功耗和低成本的數(shù)據(jù)高速公路。功能豐富、更低成本的FPGA實現(xiàn)了更快的產(chǎn)品上市時間和更短的成本收回周期，并提供能夠更有效地應(yīng)對不斷變化的標準的靈活性。系統(tǒng)設(shè)計工程師現(xiàn)在還擁有一個令人興奮的、改進的工具集來應(yīng)對不斷發(fā)展的無線寬帶市場的挑戰(zhàn)。