中頻軟件無(wú)線電系統(tǒng)的FPGA實(shí)現(xiàn)方案

   一、 引言?

       現(xiàn)代通信技術(shù)、微電子技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，促進(jìn)了無(wú)線通信技術(shù)從數(shù)字化走向軟件化。軟件無(wú)線電的出現(xiàn)掀起了無(wú)線通信技術(shù)的又一次革命，它已經(jīng)成為目前通信領(lǐng)域中最為重要的研究方向之一。所謂軟件無(wú)線電，是指構(gòu)造一個(gè)通用的、可重復(fù)編程的硬件平臺(tái)，使其工作頻段、調(diào)制解調(diào)方式、業(yè)務(wù)種類、數(shù)據(jù)速率與格式、控制協(xié)議等都可以進(jìn)行重構(gòu)和控制，選用不同的軟件模塊就可以實(shí)現(xiàn)不同類型和功能的無(wú)線電臺(tái)，其核心思想是在盡可能靠近天線的地方使用寬帶A/D和D/A變換器，并盡可能地用軟件來(lái)定義無(wú)線功能^[1]。

       軟件無(wú)線電具有極大的應(yīng)用價(jià)值和廣泛的應(yīng)用前景。在軍事上，不但可以解決不同無(wú)線設(shè)備間的互連互通，而且還可以現(xiàn)場(chǎng)開發(fā)新波形。在商業(yè)方面，可實(shí)現(xiàn)移動(dòng)通信的無(wú)縫接入和完全自由的個(gè)人通信，縮短系統(tǒng)的開發(fā)周期和降低運(yùn)營(yíng)商的成本，現(xiàn)已成為3G和4G所采用的一項(xiàng)關(guān)鍵技術(shù)。

     本文研究了中頻軟件無(wú)線電的實(shí)現(xiàn)方案，并設(shè)計(jì)了基于FPGA的通用硬件平臺(tái)。在此平臺(tái)上，通過(guò)PC機(jī)下載軟件，實(shí)時(shí)實(shí)現(xiàn)了軟件無(wú)線電中頻至基帶的波形處理和多種不同的調(diào)制解調(diào)方式。

       二、 軟件無(wú)線電的系統(tǒng)結(jié)構(gòu)

       軟件無(wú)線電賦予了無(wú)線電臺(tái)多種特性。如圖1所示，軟件無(wú)線電用軟件定義了包括RF信道接入和波形合成等空中接口的所有方面，寬帶ADC和DAC在中頻轉(zhuǎn)換每個(gè)RF業(yè)務(wù)頻段成為模擬和數(shù)字形式，帶寬為WS的寬帶數(shù)字接收機(jī)信號(hào)流包括了全部用戶信道，其中每個(gè)用戶的帶寬Wc《WS 。

       在圖1所示的軟件無(wú)線電中，中頻ADC和DAC信道可以同時(shí)使用可編程的數(shù)字硬件和軟件來(lái)處理。中頻處理包括：用來(lái)分離用戶信道的濾波；數(shù)字波束成形；空時(shí)聯(lián)合均衡；空間分集、極化或頻率分集信道的綜合，以及捕獲高質(zhì)量波形的其它方法。一般情況下，需要多個(gè)中頻，或者用零中頻來(lái)處理。數(shù)字下變頻技術(shù)可以利用帶通波形抽樣信號(hào)的頻域周期性，將帶通波形直接變換到基帶。

       在軟件無(wú)線電的發(fā)射機(jī)中，基帶信號(hào)由軟件實(shí)現(xiàn)的信道調(diào)制解調(diào)器轉(zhuǎn)換成抽樣后的信道波形，驅(qū)動(dòng)高性能DAC。中頻處理軟件還可以對(duì)基帶信號(hào)進(jìn)行預(yù)加重或非線性預(yù)編碼處理。具體實(shí)現(xiàn)時(shí)，調(diào)制解調(diào)功能、中頻處理和RF信道接入可以合并成一個(gè)部分，例如直接轉(zhuǎn)換接收機(jī)。另外，軟件或各種特性間實(shí)時(shí)轉(zhuǎn)換的動(dòng)態(tài)編譯允許這些分立的功能集成到一個(gè)如FPGA這樣的器件中。

       三、 中頻軟件無(wú)線電實(shí)現(xiàn)方案的研究

       典型的中頻軟件無(wú)線電的通用硬件平臺(tái)結(jié)構(gòu)如圖2所示，包括A/D變換器、D/A變換器、數(shù)字信號(hào)處理模塊和PC機(jī)，具有很強(qiáng)的靈活性和高度的開放性。

        圖2中的數(shù)字信號(hào)處理模塊用來(lái)實(shí)現(xiàn)多媒體處理、調(diào)制解調(diào)、波形處理、上/下變頻和控制等功能。此模塊可以靈活擴(kuò)展，滿足不同無(wú)線通信系統(tǒng)對(duì)數(shù)字信號(hào)處理的運(yùn)算速度和運(yùn)算量的要求。PC機(jī)具有良好的人機(jī)接口，可以完成如下功能：初始化系統(tǒng)；提供軟件開發(fā)環(huán)境；實(shí)現(xiàn)在線/離線開發(fā)應(yīng)用軟件；下載軟件到數(shù)字信號(hào)處理模塊等等。

       1． 軟件無(wú)線電中數(shù)字信號(hào)處理能力所面臨的挑戰(zhàn)

       數(shù)字信號(hào)處理模塊是軟件無(wú)線電的核心部分。軟件無(wú)線電要求數(shù)字信號(hào)處理模塊能實(shí)時(shí)處理ADC變換后的數(shù)字信號(hào)，并用軟件的方法來(lái)實(shí)現(xiàn)大量的無(wú)線電功能，這些功能包括：編解碼、調(diào)制解調(diào)、濾波、同步、盲均衡、檢測(cè)、數(shù)據(jù)加密、傳輸加密糾錯(cuò)、跳擴(kuò)頻及解擴(kuò)和解跳、通信環(huán)境評(píng)估、信道選擇等，而單個(gè)DSP根本無(wú)法完成這些功能，對(duì)于基站則差距更大。  考慮單個(gè)信道的情況，最基本的解調(diào)需要10次操作/秒，一個(gè)性能良好的FIR/IIR信道選擇濾波器需要100次操作/秒，再加上均衡、解交織、信道解碼、解復(fù)用、差錯(cuò)控制等等。對(duì)于一個(gè)采樣率為30～50MHz的信道，所需要的處理速度很容易就達(dá)到了5000MIPS(每秒百萬(wàn)指令)。文獻(xiàn)［2］對(duì)單信道DSSS（直接序列擴(kuò)頻）軍事波形的處理需求進(jìn)行了估計(jì)：此波形的碼片速率為10　Mchip/s，ADC的采樣率為40　MSPS，數(shù)據(jù)速率為9　600　bit/s，完成脈沖成形、PN（偽隨機(jī)）碼產(chǎn)生、解復(fù)用、解擴(kuò)/相關(guān)、載波同步、跟蹤、Viterbi譯碼、盲均衡和控制等功能；全部所需要的處理速度大約為12.78　GFLOPS（每秒十億次浮點(diǎn)操作）?，F(xiàn)在3G所使用的寬帶CDMA技術(shù)，單信道所需要的處理速度的量級(jí)也與上述軍事波形相當(dāng)，甚至更高。對(duì)于基站，由于需要處理很多信道，所需要的處理速度會(huì)達(dá)到上千GIPS（每秒十億指令）的量級(jí)。

       然而目前可用的一些高速DSP的性能，最快的也不超過(guò)5 GIPS，與實(shí)際需求相差巨大。這種處理資源的匱乏，被稱之為DSP瓶頸^［３］，是影響軟件無(wú)線電發(fā)展的一個(gè)至關(guān)重要的技術(shù)挑戰(zhàn)。

  2． 實(shí)現(xiàn)中頻軟件無(wú)線電系統(tǒng)的傳統(tǒng)方法

       為解決數(shù)字信號(hào)處理資源匱乏這一問題，目前實(shí)現(xiàn)中頻軟件無(wú)線電系統(tǒng)的傳統(tǒng)方法有2種，即用多個(gè)DSP實(shí)現(xiàn)和用DSP+參數(shù)化ASIC實(shí)現(xiàn)。

        (1)多個(gè)DSP方法

       這種方法一般采用多個(gè)DSP組成樹狀或網(wǎng)狀結(jié)構(gòu)，并行處理數(shù)據(jù)流，但這種方法最大的弊端是系統(tǒng)體積大、供耗高、成本高。

        (2)DSP+參數(shù)化ASIC方法

       這種系統(tǒng)是目前較多采用的實(shí)現(xiàn)方法。在這種系統(tǒng)中，參數(shù)化ASIC可有限編程，完成對(duì)數(shù)字信號(hào)處理速度要求較高的部分，DSP做較低速的數(shù)字信號(hào)處理。這種方法雖然減小了系統(tǒng)的體積，降低了功耗，但是由于參數(shù)化ASIC可編程的限制較大，嚴(yán)重地限制了系統(tǒng)的靈活性和開放性，難以體現(xiàn)軟件無(wú)線電的優(yōu)越性。

       3．用FPGA實(shí)現(xiàn)中頻軟件無(wú)線電的優(yōu)勢(shì)

       本文采用FPGA來(lái)實(shí)現(xiàn)中頻軟件無(wú)線電。表1和表2所示的比較分析表明，F(xiàn)PGA與參數(shù)化ASIC、DSP比較有很多優(yōu)勢(shì)，它不但在功耗、體積、成本方面優(yōu)于參數(shù)化ASIC、DSP，而且處理效率高、現(xiàn)場(chǎng)可編程性能良好。不同于DSP的單流處理方式，F(xiàn)PGA是多流并行處理，這種處理方式使FPGA能完成DSP難以實(shí)現(xiàn)的許多功能，如FIR/IIR濾波器、擴(kuò)頻、跳頻模式。因此，F(xiàn)PGA能很好地體現(xiàn)軟件無(wú)線電的靈活性和開放性，很適合在軟件無(wú)線電中做高速數(shù)字信號(hào)處理，是實(shí)現(xiàn)中頻軟件無(wú)線電的理想選擇。

       4．采用FPGA實(shí)現(xiàn)中頻軟件無(wú)線電系統(tǒng)?

       圖3為所實(shí)現(xiàn)的中頻軟件無(wú)線電系統(tǒng)框圖。系統(tǒng)從IF（中頻）進(jìn)行A/D和D/A變換。下面就系統(tǒng)的各部分做一介紹。?

        1 寬帶D/A和A/D轉(zhuǎn)換器

        D/A和A/D轉(zhuǎn)換器分別把中頻數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)，中頻模擬信號(hào)轉(zhuǎn)換成數(shù)字信號(hào)。D/A變換器和A/D變換器的選擇，直接關(guān)系到軟件無(wú)線電的總體性能。因此，必須根據(jù)系統(tǒng)的要求，綜合考慮D/A變換器和A/D變換器的各方面性能，做出選擇。

        (1)寬帶D/A轉(zhuǎn)換器

       選用了AD公司的AD9713B，性能指標(biāo)如下:

        1)具有12 bit精度；

        2)轉(zhuǎn)換速率最快為80 MSPS；

        3)SFDR（無(wú)雜散動(dòng)態(tài)范圍）為70 dBc。

        這里，DAC鎖存時(shí)鐘為40 MHz。AD9713B后接兩級(jí)放大器，將模擬信號(hào)放大后輸出。

        (2)寬帶A/D轉(zhuǎn)換器?

       在軟件無(wú)線電中，對(duì)ADC的性能要求很高，ADC的選擇比DAC更為重要。選擇ADC時(shí)，需要考慮其采樣頻率、帶寬、轉(zhuǎn)換位數(shù)和SFDR。而這幾個(gè)性能指標(biāo)是互為約束的，必須綜合考慮確定。

        在此，ADC選用AD公司生產(chǎn)的AD9042。AD9042是高速、高性能、低功耗的單片12位模/數(shù)變換器，其性能指標(biāo)如下：

       1)最大采樣速率41 MSPS；

        2)SFDR為80 dBc；

        3)信噪比為68 dB。

        實(shí)際使用中，采樣時(shí)鐘為40 MHz，AD9042的性能很好。

         2  FPGA——數(shù)字信號(hào)處理模塊

        FPGA選用了Altera公司的APEX EP20K200E器件，這個(gè)器件為20萬(wàn)門容量，1.8 V低功耗，具有多種I/O接口和多鐘配置方式的單片系統(tǒng)級(jí)集成的可編程邏輯器件。

        FPGA主要完成數(shù)字上/下變頻、濾波、調(diào)制/解調(diào)、擴(kuò)頻/解擴(kuò)、載波以及PN（偽隨機(jī)碼）的同步和跟蹤等功能。

        FPGA的設(shè)計(jì)結(jié)構(gòu)如圖4所示。在此，以DSSS（直接序列擴(kuò)頻）信號(hào)為例說(shuō)明。發(fā)射的設(shè)計(jì)為，系統(tǒng)將125 kbit/s的數(shù)據(jù)映射成上下支路各62.5 kbit/s的數(shù)據(jù)與PN碼產(chǎn)生器輸出的4Mchip/s的PN碼相乘擴(kuò)頻，然后由14 bit 的FIR濾波器完成內(nèi)插濾波，濾波器輸出的信號(hào)為20 MHz，與NCO相乘上變頻至中頻，并取高12 bit輸出至D/A變換器。接收的設(shè)計(jì)與發(fā)射相對(duì)應(yīng)，A/D變換器輸出的40 MHz的12 bit中頻數(shù)字信號(hào)與NCO相乘正交下變頻成I、Q兩路信號(hào)，這2路信號(hào)經(jīng)抽取濾波變?yōu)?0 MHz的基帶信號(hào)，輸入到解擴(kuò)電路完成PN碼的捕獲、解擴(kuò)（用[HJ71mm]?匹配濾波器相關(guān)器實(shí)現(xiàn)）以及信號(hào)相關(guān)后的功率檢測(cè)，解擴(kuò)后的信號(hào)和檢測(cè)到的功率信號(hào)輸入到碼跟蹤電路完成碼元跟蹤，最后完成解碼，恢復(fù)數(shù)據(jù)。完成這些功能，所占的FPGA資源為：7142個(gè)LE（邏輯單元），16896 ESB(嵌入式邏輯塊) bits。

        3 PC機(jī)及其接口

        PC機(jī)為FPGA提供軟件開發(fā)環(huán)境，完成在線/離線的軟件開發(fā)和調(diào)試，并通過(guò)RS232口與FPGA通信，實(shí)時(shí)下載軟件到FPGA。

        五、 系 統(tǒng) 性 能

       系統(tǒng)采用FPGA完全實(shí)現(xiàn)了中頻軟件無(wú)線電系統(tǒng)的軟件可編程，具有很高的靈活性、開放性和通用性。設(shè)計(jì)的FPGA軟件模塊，如NCO、數(shù)字濾波器等可為多種調(diào)制/解調(diào)模式所使用。各種調(diào)制/解調(diào)模式相應(yīng)的配置軟件以文件的形式存儲(chǔ)在微機(jī)里，可根據(jù)具體要求下載到FPGA，從而實(shí)現(xiàn)調(diào)制/解調(diào)模式的實(shí)時(shí)改變。經(jīng)測(cè)試，系統(tǒng)采用的時(shí)鐘為40 MHz時(shí)，可達(dá)到的工作性能如下：       （1）中頻載波：可以任意設(shè)置，最高可達(dá)16 MHz，最大頻率誤差為0.009 Hz；

       （2）信息速率：可變，最高可達(dá)4 Mbit/s；

       （3）調(diào)制/解調(diào)模式：通過(guò)更換軟件，系統(tǒng)可實(shí)現(xiàn)AM、PM、FM、BPSK、QPSK、DSSS等模式。

        六、 結(jié)論

        FPGA在軟件無(wú)線電中的應(yīng)用已經(jīng)越來(lái)越被人們所重視。用FPGA來(lái)實(shí)現(xiàn)中頻軟件無(wú)線電系統(tǒng)具有很高的靈活性和開放性，充分體現(xiàn)了軟件無(wú)線電的優(yōu)越性，是當(dāng)前實(shí)現(xiàn)軟件無(wú)線電技術(shù)的理想方案。