3D芯片堆疊技術(shù)現(xiàn)狀

盡管最近幾年以TSV穿硅互聯(lián)為代表的3D芯片技術(shù)在各媒體上的出鏡率極高，但許多人都懷疑這種技術(shù)到底有沒有可能付諸實(shí)用，而且這項(xiàng)技術(shù)的實(shí)際發(fā)展速度也相對(duì)緩慢，目前很大程度上仍停留在“紙上談兵”的階段。不過，許多芯片制造商仍在竭力推進(jìn)基于TSV的3D芯片技術(shù)的發(fā)展并為其投入研發(fā)資金，這些廠商包括IBM,Intel，三星，東芝等等，3D芯片技術(shù)的優(yōu)勢(shì)在于可以在不需要改變現(xiàn)有產(chǎn)品制程的基礎(chǔ)上增加產(chǎn)品的集成度，從而提高單位芯片面積內(nèi)的晶體管數(shù)量。

　　在最近舉辦的GSA存儲(chǔ)大會(huì)上，芯片制造業(yè)的四大聯(lián)盟組織-IMEC, ITRI, Sematech以及SEMI都展示了他們各自在基于TSV的3D芯片技術(shù)方面的最新進(jìn)展。

　　SEMI聯(lián)盟組織旗下的一個(gè)3D芯片技術(shù)工作組本周召開了第一次聯(lián)合會(huì)議，會(huì)上他們草擬出了一套TSV技術(shù)用晶圓坯以及制造用設(shè)備的標(biāo)準(zhǔn)。SEMI聯(lián)盟組織旗下共有三個(gè)與3D芯片技術(shù)有關(guān)的工作組，而且他們目前還在組織第四個(gè)與之有關(guān)的工作組，這個(gè)新成立的工作組將由芯片生產(chǎn)用設(shè)備制造行業(yè)的老大應(yīng)用材料公司領(lǐng)銜。

　　而另外一個(gè)工業(yè)聯(lián)盟組織Sematech也在積極拓展自己的3D芯片研發(fā)計(jì)劃。令人稍感意外的是，Analog Devices最近也宣布加入了由Sematech組織的“3D芯片設(shè)計(jì)啟動(dòng)中心”組織，目前該組織的成員有Altera, LSI, 安森美半導(dǎo)體以及高通等幾家。

　　3D堆疊技術(shù)的誘因：

　　另外一些組織和公司也都在積極開發(fā)基于TSV的3D芯片技術(shù)。究其原因，是因?yàn)樵S多芯片廠商都擔(dān)心將來繼續(xù)縮減制程尺寸時(shí)，所花費(fèi)的成本將難以承受，甚至不久的將來可能會(huì)被迫停止芯片制程縮減方面的研發(fā)。

　　所有這些行動(dòng)表明，除了向二維方向縮減制程尺寸之外，業(yè)界也在積極考慮向三維TSV芯片堆疊方向發(fā)展的方案。多年以來，芯片制造商一直在談?wù)摶赥SV的3D芯片堆疊技術(shù)，不過除了在CMOS圖像傳感器領(lǐng)域有推出過采用類似技術(shù)的產(chǎn)品之外，這項(xiàng)技術(shù)還遠(yuǎn)遠(yuǎn)沒有進(jìn)入主流范疇，導(dǎo)致這種現(xiàn)象的原因則是研發(fā)成本高，缺乏標(biāo)準(zhǔn)等因素。

　　2.5D與3D芯片堆疊技術(shù)：

　　2.5D芯片堆疊結(jié)構(gòu)

　　理論上說，3D芯片堆疊技術(shù)的實(shí)現(xiàn)可分兩步走，第一階段是先采用借助硅中間互連層的2.5D技術(shù)，這種技術(shù)中雖然也有使用TSV技術(shù)，但如上圖所示，功能芯片(chip1/2)中并沒有制出TSV結(jié)構(gòu)，而是把TSV結(jié)構(gòu)設(shè)置在專門的襯底中，功能芯片通過microbump與中間互連層(interposer)連接，再通過一層TSV襯底連接到3D芯片封裝用襯底上;而第二階段則會(huì)將TSV結(jié)構(gòu)直接植入功能芯片之中。

　　而現(xiàn)在，多家組織已經(jīng)組建了許多新的，面向主流應(yīng)用的3D芯片堆疊項(xiàng)目組。舉例而言，Semtech組織便正在與IBM公司進(jìn)行這方面的合作，這個(gè)項(xiàng)目的目標(biāo)是將模數(shù)轉(zhuǎn)換器芯片與DSP芯片利用TSV 3D堆疊技術(shù)連接在一起，這兩種芯片將通過一層中間互聯(lián)層(interposer)連接在一起，該互連層的峰值帶寬可超過1.3Tbps.

　　3DIC技術(shù)在內(nèi)存領(lǐng)域的應(yīng)用熱點(diǎn)：Wide I/O

　　另外，以Hynix，三星等為首的組織則在積極推廣可將TSV 3D堆疊技術(shù)帶入主流應(yīng)用領(lǐng)域的另外一項(xiàng)計(jì)劃，即Wide I/O內(nèi)存接口技術(shù)，這項(xiàng)技術(shù)面向手機(jī)，平板電腦等相關(guān)產(chǎn)品。

　　三星的Wide I/O內(nèi)存芯片內(nèi)部結(jié)構(gòu)

　　JEDEC組織目前還在審核Wide I/O內(nèi)存接口技術(shù)標(biāo)準(zhǔn)，這種內(nèi)存接口的位寬達(dá)512bit，可以增大內(nèi)存芯片與邏輯芯片之間的數(shù)據(jù)傳輸帶寬，其峰值傳輸率可達(dá)12.8GB/s，帶寬要比常規(guī)的LP DDR2接口高出了3倍之多。

　　LPDDR2是目前移動(dòng)設(shè)備用內(nèi)存的主流接口標(biāo)準(zhǔn)。而Wide I/O則是三星等廠商計(jì)劃用于取代LPDDR2的接口標(biāo)準(zhǔn)，Wide I/O計(jì)劃將分兩個(gè)階段實(shí)現(xiàn)，第一階段的Wide I/O將實(shí)現(xiàn)將4塊內(nèi)存芯片通過TSV技術(shù)實(shí)現(xiàn)互聯(lián)，組建高位寬4通道芯片，然后再利用TSV技術(shù)將這種高位寬4通道芯片堆疊在一起。高位寬4通道芯片內(nèi)部的四塊芯片采用微凸焊(microbump或稱μ-bump)互聯(lián)的方法實(shí)現(xiàn)相互連接。據(jù)預(yù)測(cè)，采用這種技術(shù)的產(chǎn)品有望在2014/2015年間出現(xiàn)，不過也有人認(rèn)為這項(xiàng)技術(shù)實(shí)用化可能需要更多的時(shí)間。

　　Rambus公司高級(jí)副總裁兼半導(dǎo)體業(yè)務(wù)部門的總經(jīng)理Sharon Holt則認(rèn)為，由于這項(xiàng)技術(shù)十分復(fù)雜加上高額的研發(fā)成本，因此基于TSV的Wide I/O接口技術(shù)可能要再過“5-10年”才有望實(shí)用化。同時(shí)他還認(rèn)為業(yè)界不太可能直接從現(xiàn)有的LPDDR2標(biāo)準(zhǔn)轉(zhuǎn)換到Wide I/O標(biāo)準(zhǔn)，因?yàn)閺臅r(shí)間上看，LPDDR2技術(shù)去年便已經(jīng)有實(shí)際的產(chǎn)品問世，而Wide I/O技術(shù)現(xiàn)在看則仍是八字還沒一撇。

　　這樣，LPDDR2和Wide I/O之間便會(huì)出現(xiàn)一個(gè)空檔期。而Rambus則正好可以見縫插針地推廣其移動(dòng)內(nèi)存用XDR接口標(biāo)準(zhǔn)。

　　在這次GSA大會(huì)上，Holt還表示移動(dòng)用內(nèi)存標(biāo)準(zhǔn)與PC用內(nèi)存標(biāo)準(zhǔn)終將實(shí)現(xiàn)一統(tǒng)，也就是說目前移動(dòng)設(shè)備上使用的LPDDR2技術(shù)有可能被PC內(nèi)存用上，他并稱其為“統(tǒng)一內(nèi)存系統(tǒng)”。

　　不過其它廠商則看法不同。比如三星公司的高管Jim Elliott雖然同意“統(tǒng)一內(nèi)存系統(tǒng)”的提法，但他認(rèn)為促成內(nèi)存標(biāo)準(zhǔn)一統(tǒng)的技術(shù)將是基于TSV的Wide I/O技術(shù)。[!--empirenews.page--]
3D IC行規(guī)制定現(xiàn)狀：

　　不過TSV技術(shù)面臨的主要問題之一是缺乏業(yè)內(nèi)標(biāo)準(zhǔn)。去年12月份，SEMI聯(lián)盟組織開始在這方面有所行動(dòng)，他們成立了一個(gè)三維堆疊集成電路標(biāo)準(zhǔn)委員會(huì)(Three-Dimensional Stacked Integrated Circuits (3DS-IC) Standards Committee)。

　　為了廣泛獲取業(yè)界的支持，并確定需要進(jìn)行標(biāo)準(zhǔn)化的項(xiàng)目。SEMI組織正與Sematch展開合作，合作的內(nèi)容是確定未來一段時(shí)間內(nèi)3D芯片堆疊技術(shù)的應(yīng)用方向。Sematech組織的成員眾多，包括Globalfoundries, 惠普, IBM, Intel, 三星以及聯(lián)電等，其它支持該3DS-IC標(biāo)準(zhǔn)項(xiàng)目的公司還有Amkor, ASE, IMEC, ITRI, Olympus, 高通, Semilab, 東電電子以及賽靈思.

　　該三維堆疊集成電路標(biāo)準(zhǔn)委員會(huì)成立的初期將包含三個(gè)工作組：

　　1-晶圓對(duì)鍵合(Bonded Wafer Pair (BWP) )工作組：這個(gè)工作組的任務(wù)是為BMP有關(guān)的技術(shù)訂立標(biāo)準(zhǔn)，工作組將以剛剛成文的SEMI M1標(biāo)準(zhǔn)(代號(hào)M1的標(biāo)準(zhǔn)的主要內(nèi)容是為拋光處理后單晶硅晶圓片的尺寸，物理性能以及量測(cè)方法進(jìn)行新的規(guī)定，以便為TSV技術(shù)打下基礎(chǔ))為起點(diǎn)開展工作，該工作組的領(lǐng)軍人將是Sematech聯(lián)盟;

　　2-量檢驗(yàn)工作組：顧名思義，該工作組的目標(biāo)是為3DS-IC項(xiàng)目制定必要的量測(cè)技術(shù)標(biāo)準(zhǔn)，這個(gè)工作組由Semilab牽頭負(fù)責(zé);

　　3-薄化載體晶圓工作組：載體晶圓的作用是作為3D堆疊芯片的襯底，工作組的目標(biāo)是為薄化載體晶圓制定適于3DS-IC使用的新標(biāo)準(zhǔn)，該工作組由高通領(lǐng)銜。

　　除此之外，還有另外一個(gè)工作組也已經(jīng)在組建的過程中，該工作組將專注于“堆疊制程用單片晶圓技術(shù)”，該工作組將由應(yīng)用材料公司領(lǐng)銜。

　　SEMI組織還透露本周早些時(shí)候3DS-IC標(biāo)準(zhǔn)委員會(huì)召開了一次會(huì)議，會(huì)議的主題是開始為3DS-IC用晶圓片制訂晶圓片參數(shù)等標(biāo)準(zhǔn)，有關(guān)的標(biāo)準(zhǔn)草案則將于明年早些時(shí)候出爐。

　　另外，去年Sematech組織還宣布建成了首個(gè)300mm規(guī)格3DIC試產(chǎn)產(chǎn)線，該產(chǎn)線建在紐約州立大學(xué)納米科學(xué)與工程學(xué)院下屬的奧爾巴尼納米技術(shù)研究中心內(nèi)。參與Sematech 3D芯片堆疊技術(shù)項(xiàng)目的公司/單位有Globalfoundries,惠普, IBM, Intel,三星，臺(tái)積電，聯(lián)電以及紐約州立大學(xué)。

　　據(jù)Sematech高管Sitaram Arkalgud透露，該產(chǎn)線設(shè)立的主要目的是為Wide I/O產(chǎn)品研發(fā)出一套“參考工藝流程”，所用的TSV結(jié)構(gòu)寬度為5微米，深度則為500微米。

　　席卷全球的3DIC熱潮：

　　另外一方面，去年由Sematech，SIA(Semiconductor Industry Association)以及SRC(Semiconductor Research Corp.)三大組織牽頭，啟動(dòng)了另外一項(xiàng)與3D芯片堆疊技術(shù)有關(guān)的研究項(xiàng)目，該項(xiàng)目的目標(biāo)主要是為可應(yīng)用于多種場(chǎng)合的異質(zhì)結(jié)構(gòu)3D芯片互聯(lián)技術(shù)制定行業(yè)標(biāo)準(zhǔn)規(guī)范。目前加入這個(gè)項(xiàng)目的成員有ADI, Altera, LSI, 安森美和高通。

　　對(duì)3D芯片堆疊而言，晶圓鍵合技術(shù)所起到的作用非常關(guān)鍵。根據(jù)國際半導(dǎo)體技術(shù)路線圖(ITRS)的預(yù)計(jì)，2012年后應(yīng)用的TSV穿硅互聯(lián)結(jié)構(gòu)中的微過孔直徑將被控制在0.8-4.0微米之間。

　　美國Sematech組織在歐洲的對(duì)手IMEC也在積極研制與3D芯片堆疊有關(guān)的技術(shù)。本月早些時(shí)候，Cascade Microtech公司和IMEC宣布將就3DIC的測(cè)試方法研制項(xiàng)目進(jìn)行合作。兩家公司將在3D TSV技術(shù)所用的量測(cè)方法方面展開緊密合作，并宣稱將在3DIC用研發(fā)及產(chǎn)品測(cè)試標(biāo)準(zhǔn)制定領(lǐng)域走在全球前列。

　　另外，法國的CEA-Leti也已經(jīng)開始啟動(dòng)基于300mm晶圓規(guī)格的3DIC試產(chǎn)項(xiàng)目。CEA-Leti與意法半導(dǎo)體之間合作密切，同時(shí)他們還計(jì)劃與另一家硅中間互連層的廠商 Shinko Electric Industries公司展開合作。

　　亞洲方面，新加坡微電子所( Institute of Microelectronics (IME))最近也組建了一個(gè)與3D堆疊技術(shù)有關(guān)的聯(lián)盟組織，臺(tái)灣工研院(ITRI)也組建了一個(gè)類似的聯(lián)盟組織，其成員數(shù)達(dá)到了22家公司，包括聯(lián)電，思科，日月光等。

　　去年，爾必達(dá)，力成科技及聯(lián)電三家公司還宣布將合作開展基于28nm節(jié)點(diǎn)制程的3D芯片堆疊技術(shù)的研發(fā)。

　　賽靈思的FPGA 3D堆疊技術(shù)

　　最后，賽靈思則在去年宣布推出可將多塊FPGA核心通過3D堆疊技術(shù)集成在單片封裝中的技術(shù)，并將把這種技術(shù)應(yīng)用在其28nm制程7系列FPGA產(chǎn)品上。有關(guān)的產(chǎn)品定于今年下半年上市。

　　另：

　　A5芯片側(cè)面肉眼可見上下層芯片的分界結(jié)構(gòu)

　　蘋果A4/A5處理器雖然也使用了類似3D芯片堆疊的技術(shù)，但并沒有使用TSV和Interposer結(jié)構(gòu)，而是采用如上圖所示的結(jié)構(gòu)，直接通過Microbump實(shí)現(xiàn)內(nèi)存芯片與邏輯芯片的互聯(lián)。