基于FPGA的I2C SLAVE模式總線的設(shè)計(jì)方案

0 引言

由于在嵌入式系統(tǒng)開發(fā)中越來越多的應(yīng)用到FPGA,而一些嵌入式CPU,比如STM32 為了降低成本，減小封裝尺寸，沒有外接專門的CPU 讀寫總線，而只提供了一些如SPI 和I2C 的接口。而且在應(yīng)用中經(jīng)常有數(shù)據(jù)要配置到FPGA 中，如FPGA 中的應(yīng)用配置寄存器，和配置表項(xiàng)等，都需要CPU 配置。這些數(shù)據(jù)的數(shù)據(jù)量不大，速度也不要求很高，很適合用I2C 總線來配置。

I2C 總線是Philips 公司設(shè)計(jì)的一種控制和配置內(nèi)部IC 雙向兩線的串行總線。主要特點(diǎn)是接口信號(hào)線較少，但是其數(shù)據(jù)的傳送速率不是很高，其高速模式下為3.4Mb/s.應(yīng)用于配置FPGA 比較適合。在通常的應(yīng)用中嵌入式CPU 作為MASTER 模式的主器件，F(xiàn)PGA 作為SLAVE 模式的從器件。通過使用I2C 總線，減少了CPU 和FPGA 的連線，而且嵌入式CPU 一般有內(nèi)含I2C總線控制器，使得CPU 和FPGA 間的通訊硬件電路簡(jiǎn)化。

1 I2C SLAVE 模式整體結(jié)構(gòu)的分析設(shè)計(jì)

I2C 總線要求兩條信號(hào)線，一條串行數(shù)據(jù)線 SDA,一條串行時(shí)鐘線 SCL.通過串行方式傳送數(shù)據(jù)。它是一個(gè)多主器件的總線，如果兩個(gè)或更多主器件同時(shí)傳輸數(shù)據(jù)，可以沖突檢測(cè)和仲裁。為簡(jiǎn)化設(shè)計(jì)和滿足應(yīng)用要求，該設(shè)計(jì)實(shí)現(xiàn)一個(gè)標(biāo)準(zhǔn)I2C總線的子集。完成1 字節(jié)的單次讀寫和連續(xù)讀寫功能。所以這就要求應(yīng)用中的I2C 總線上只能有一個(gè)主器件，而FPGA 邏輯則只能當(dāng)成從器件。I2C 總線的兩條信號(hào)線都是開漏的，必須外接上拉電阻，以保證總線空閑時(shí)，總線都處于高電平。I2C的讀寫時(shí)序圖如圖1.

從圖1 中可以看出，總線的起始條件為在SCL 為高電平時(shí)，SDA 拉低產(chǎn)生一個(gè)下降沿。而總線的停止條件為在SCL 為高電平時(shí)，SDA 釋放由上拉電阻產(chǎn)生一個(gè)上升沿。在快速模式下，SCL 時(shí)鐘頻率最大值為400KHz,SCL 時(shí)鐘的低電平周期最小為1.3μs,SCL 時(shí)鐘的高電平周期最小為0.6μs.在輸入端，輸入濾波器必須抑制的毛刺脈寬最大值為50ns.由于SCL是由主器件CPU 的內(nèi)置I2C 模塊產(chǎn)生的，所以SCL 的時(shí)序肯定符合要求。而FPGA 要采樣SCL 和SDA 信號(hào)，那么FPGA 的采樣時(shí)鐘頻率至少要為SCL 頻率的2 倍以上。再加上抑制的毛刺脈寬最大值為50ns.當(dāng)FPGA 的系統(tǒng)時(shí)鐘為100MHz 時(shí)，端口以100MHz 的頻率采樣信號(hào)，遠(yuǎn)遠(yuǎn)大于快速模式下SCl 的400KHz,抑制的毛刺也將在5 個(gè)時(shí)鐘周期內(nèi)處理。而且FPGA內(nèi)部邏輯一般都工作在100MHz 以上，所以I2C 模塊的系統(tǒng)時(shí)鐘可以直接使用FPGA 的系統(tǒng)時(shí)鐘，可以省去時(shí)鐘轉(zhuǎn)化模塊，簡(jiǎn)化處理。當(dāng)I2C 總線讀FPGA 時(shí)，總線主器件在發(fā)送完第一個(gè)字節(jié)，F(xiàn)PGA 回復(fù)ACK 后，緊接著就要FPGA 輸出相應(yīng)的數(shù)據(jù)，所以在FPGA 邏輯發(fā)出ACK 的同時(shí)就要開始，F(xiàn)PGA 的內(nèi)部尋址和讀取相應(yīng)的數(shù)據(jù)，在SCL 時(shí)鐘頻率最大值為400KHz 時(shí)，F(xiàn)PGA 的系統(tǒng)時(shí)鐘為100MHz,那么FPGA 的內(nèi)部邏輯有約250個(gè)時(shí)鐘周期的尋址時(shí)間，這個(gè)時(shí)間是完全夠用的。I2C SLAVEmode 整體結(jié)構(gòu)圖如圖2.

接口信號(hào)的說明如表1.

2 I2C SLAVE 模式控制器的設(shè)計(jì)與實(shí)現(xiàn)

2.1 I2C SLAVE 控制器的接口實(shí)現(xiàn)

I2C SLAVE 控制器的接口部分主要包括，信號(hào)異步時(shí)鐘域的轉(zhuǎn)換。輸入濾波器，用來抑制毛刺。及SDA 線的雙向轉(zhuǎn)換。由于SDA 的PIN 是雙向的，所以一定要分配在FPGA 的IO BLOCK塊中，只有IO BLOCK 中有雙向的硬件結(jié)構(gòu)。因?yàn)镾DA 和SCL信號(hào)的相位相對(duì)于FPGA 邏輯的系統(tǒng)時(shí)鐘的相位關(guān)系是不確定的。所以一定要進(jìn)行異步時(shí)鐘域的轉(zhuǎn)換，以防止輸入的寄存器出現(xiàn)亞穩(wěn)態(tài)，它會(huì)使邏輯處在某個(gè)不確定的狀態(tài)。此外FPGA的系統(tǒng)時(shí)鐘頻率比較高，對(duì)輸入的毛刺比較敏感，故輸入端要加入濾波器。接口部分的框圖如圖3.

異步時(shí)鐘域的轉(zhuǎn)換，采用兩級(jí)寄存器的結(jié)構(gòu)。輸入濾波器采用5 級(jí)寄存器的結(jié)構(gòu)。當(dāng)采樣到連續(xù)5 個(gè)高電平時(shí)，輸出才為高電平，否則為低電平。接口部分的寄存器全都用FPGA 的系統(tǒng)時(shí)鐘驅(qū)動(dòng)。

2.2 I2C SLAVE 控制邏輯的實(shí)現(xiàn)

I2C SLAVE 控制邏輯狀態(tài)機(jī)是整個(gè)模塊的核心，所有I2C 總線相應(yīng)的控制都由其完成。狀態(tài)機(jī)有四個(gè)狀態(tài)：IDLE,START,SAMPLE 和STOP 組成。Verilog 的定義如下：

`define IDLE 2'b00

`define START 2'b01

`define STOP 2'b10

`define SAMPLE 2'b11

下面介紹各個(gè)狀態(tài)的功能。當(dāng)I2C 總線無任何操作時(shí)控制器在IDLE 狀態(tài)下，并保持。當(dāng)接口邏輯判斷到START 條件時(shí)，控制器跳轉(zhuǎn)到START 狀態(tài)下，并做好接受第一個(gè)字節(jié)的準(zhǔn)備，包括初始化bit計(jì)數(shù)器。接著開始接受第一個(gè)字節(jié)包含7bit的地址和1bit 的讀寫狀態(tài)位。當(dāng)采集完第一個(gè)字節(jié)后，控制器跳到SAMPLE 狀態(tài)下，開始執(zhí)行數(shù)據(jù)字節(jié)的接受或發(fā)送。是接受或發(fā)送的狀態(tài)由前一字節(jié)的最后1bit 的讀寫狀態(tài)位決定。

當(dāng)讀寫狀態(tài)位為高時(shí)，表示I2C 總線的讀操作，F(xiàn)PGA 邏輯發(fā)送數(shù)據(jù)。讀寫狀態(tài)位為低時(shí)，表示I2C 總線的寫讀操作，F(xiàn)PGA邏輯接受數(shù)據(jù)。接著FPGA 邏輯發(fā)出一個(gè)ACK 信號(hào)后，表示可以進(jìn)行讀寫操作。那么就進(jìn)入到SAMPLE 狀態(tài)下，正常讀或?qū)懸粋€(gè)字節(jié)(也可以連續(xù)的讀寫多個(gè)字節(jié)，對(duì)此沒有限制)。在完成8bit 數(shù)據(jù)讀寫后，I2C 的主器件會(huì)發(fā)出一個(gè)STOP 條件操作。fpga 邏輯收到后，就跳轉(zhuǎn)到STOP 狀態(tài)，并在幾個(gè)時(shí)鐘周期后，自動(dòng)跳轉(zhuǎn)到IDLE 狀態(tài)下。從而完成一個(gè)完整的I2C 總線的讀或?qū)懖僮鳌?/p>

當(dāng)然也包括一些異常處理，以防止?fàn)顟B(tài)機(jī)處在一個(gè)不確定的狀態(tài)下。在SAMPLE 狀態(tài)下如果遇到意外的START 條件時(shí)，即上次的總線操作沒有完成就開始了下次的操作，則控制狀態(tài)機(jī)會(huì)跳轉(zhuǎn)到START 狀態(tài)下，而開始接受這次新的總線操作，而上次的操作為無效。由如在SAMPLE 狀態(tài)下，但是又收到一個(gè)START 條件。還有如在STOP 狀態(tài)收到一個(gè)START 條件，處理也和上面一樣。下圖4 介紹了I2C SLAVE 控制邏輯狀態(tài)機(jī)的狀態(tài)跳轉(zhuǎn)圖。

如上圖所示，在 SAMPLE 狀態(tài)下，可以連續(xù)的讀寫數(shù)據(jù)，而地址是在讀寫完一個(gè)字節(jié)后由FPGA 邏輯自動(dòng)加1 的。這樣做使得I2C 總線的一次操作就可以連續(xù)對(duì)多個(gè)字節(jié)讀或?qū)?。提高的總線的使用效率。

以下是在modelsim6.0 下進(jìn)行的行為級(jí)仿真的時(shí)序圖。

由自行編制的I2C 總線主器件BFM 驅(qū)動(dòng)進(jìn)行測(cè)試。圖5 I2CSLAVE 控制器寫時(shí)序圖。圖6 I2C SLAVE 控制器讀時(shí)序圖。

3 結(jié)論

本方案通過介紹SLAVE 模式的特點(diǎn)，給出設(shè)計(jì)的原理框圖和modelsim 下的行為仿真時(shí)序圖。在Altera 的Cyclone II 系列中用Quartus II 12.0生成的模塊時(shí)鐘頻率可達(dá)到180MHz,占用的資源Totalcombinational functions 為83 個(gè)，Total registers 為41 個(gè)。而在實(shí)際應(yīng)用中達(dá)100MHz 左右。證實(shí)了本方案操作簡(jiǎn)便，效果不錯(cuò)。