FPGA與處理器核心技術(shù)的的應(yīng)用領(lǐng)域

作為“門(mén)之海”，F(xiàn)PGA為任何數(shù)字功能提供了幾乎無(wú)限的平臺(tái)，可以使用通過(guò)各種寬度的查找表實(shí)現(xiàn)的邏輯表達(dá)式來(lái)實(shí)現(xiàn)。自成立以來(lái)，它提供了前所未有的靈活性，同時(shí)它們的均勻性和陣列式結(jié)構(gòu)使它們成為最新制造節(jié)點(diǎn)的早期采用者。

盡管始終處于半導(dǎo)體技術(shù)的前沿，但性能仍然是依賴于日益復(fù)雜的路由模式和時(shí)鐘結(jié)構(gòu)的架構(gòu)的限制因素;正是出于這個(gè)原因，供應(yīng)商首先使用硬連線的知識(shí)產(chǎn)權(quán)(IP)塊實(shí)現(xiàn)了關(guān)鍵功能。

對(duì)更高性能和最佳功耗的無(wú)窮無(wú)盡的需求促使FPGA供應(yīng)商將越來(lái)越多的固定功能IP集成到他們的產(chǎn)品中。雖然stalwart可能認(rèn)為這是對(duì)FPGA技術(shù)核心優(yōu)勢(shì)的侵蝕，但實(shí)際上它提供了對(duì)邏輯結(jié)構(gòu)中難以實(shí)現(xiàn)或難以實(shí)現(xiàn)的補(bǔ)充功能的訪問(wèn)。

高端FPGA的核心市場(chǎng)之一一直是電信;在這里，性能是關(guān)鍵，成本可以是次要的。為了滿足這一需求，F(xiàn)PGA現(xiàn)在集成了大量針對(duì)數(shù)據(jù)路徑的IP，例如高速以太網(wǎng)，以及其他串行收發(fā)器，以及最近的光學(xué)接口。它們與其他性能關(guān)鍵功能(如PLL和DSP模塊)相鄰。添加軟核處理器以處理控制路徑功能的能力意味著大型FPGA在該領(lǐng)域仍然非常流行，通常優(yōu)于ASIC。

雖然軟核可以解決許多任務(wù)，特別是在最新和最快的FPGA中，它們?nèi)匀挥邢?，可能不適合性能很重要的其他任務(wù)。因此，有些自然地，IP集成的擴(kuò)展看到了“硬”處理器內(nèi)核的引入;這個(gè)概念經(jīng)過(guò)多次迭代才能完全實(shí)現(xiàn)，但現(xiàn)在正在許多應(yīng)用領(lǐng)域產(chǎn)生重大影響。

在FPGA中嵌入硬核處理器內(nèi)核的早期嘗試未能激發(fā)整個(gè)行業(yè)的興趣或革新技術(shù)：太多，太快，也許。整個(gè)行業(yè)都回歸到軟核選項(xiàng)上，但很快就會(huì)發(fā)現(xiàn)嵌入式處理器確實(shí)存在市場(chǎng);它只需要正確的解決方案?？梢哉f(shuō)，結(jié)果證明是ARM。

今天有許多FPGA提供嵌入式ARM內(nèi)核以及軟核選項(xiàng)，原因很明顯;性能得到保證。此外，在FPGA架構(gòu)中通過(guò)硬件加速擴(kuò)展硬核的能力開(kāi)辟了更多的應(yīng)用領(lǐng)域，F(xiàn)PGA廠商現(xiàn)在熱衷于探索這些領(lǐng)域。

SoC

從概念上講，F(xiàn)PGA供應(yīng)商將邏輯結(jié)構(gòu)和硬IP集成為片上系統(tǒng)(SoC)方法，這一術(shù)語(yǔ)被處理器供應(yīng)商廣泛使用。整合其他功能。這包括提供可配置邏輯的處理器，例如賽普拉斯的PSoC系列。在性能方面，嵌入式處理器子系統(tǒng)不僅適用于高端產(chǎn)品; Altera現(xiàn)在在其高性能Stratix，中檔Arria和低成本Cyclone系列中提供基于ARM的SoC解決方案。

從系統(tǒng)層面來(lái)說(shuō)，在FPGA中包含處理器子系統(tǒng)不需要在物理上支配它。圖1顯示了Altera的Arria V，它清楚地顯示了基于ARM Cortex-A9 MPCore子系統(tǒng)的硬處理器系統(tǒng)(HPS)，它只占硅的一小部分。這反映在圖2中，即低成本Cyclone V的框圖，它也集成了HPS。

圖1：Altera Arria V系列中檔SoC采用供應(yīng)商硬核處理器系統(tǒng)(HPS)。

圖2：Altera的低電平-cost Cyclone V還具有HPS功能，可提供單核或雙核ARM Cortex-A9子系統(tǒng)及其FPGA架構(gòu)。

在此配置中，每個(gè)內(nèi)核包含32 KB的L1指令高速緩存和32千字節(jié)的L1數(shù)據(jù)高速緩存，單精度和雙精度浮點(diǎn)單元以及NEON媒體引擎，帶有CoreSight調(diào)試和跟蹤功能。還集成了另一個(gè)512 KB的共享二級(jí)高速緩存，以及64 KB的臨時(shí)RAM。包括一系列存儲(chǔ)器和通用接口 - 最多134個(gè)通用I/O.重要的是，HPS和FPGA可以獨(dú)立工作，但通過(guò)使用ARM的AMBA AXI總線橋構(gòu)建的高帶寬系統(tǒng)互連保持緊密耦合，這使得HPS可以訪問(wèn)FPGA架構(gòu)，反之亦然。兩座橋都符合AMBA AXI-3標(biāo)準(zhǔn)。專(zhuān)用的32位配置端口允許HPS在啟動(dòng)時(shí)配置FPGA。

主題的變化

與Altera一樣，Xilinx也采用了雙核ARM Cortex-A9 MPCore子系統(tǒng)方法來(lái)實(shí)現(xiàn)其SoC產(chǎn)品，但與其競(jìng)爭(zhēng)對(duì)手不同，支持三個(gè)不同性能/價(jià)位的家庭，選擇在一個(gè)家庭中實(shí)現(xiàn)一系列的績(jī)效水平; Zynq-7000。

圖3：Xilinx的Zynq-7000系列還提供雙核ARM Cortex-A9子系統(tǒng)，帶有FPGA架構(gòu)密度選項(xiàng)范圍。

與Altera的Cyclone V一樣，Zynq-7000還支持全部或部分重配置，允許部分FPGA繼續(xù)運(yùn)行，而其余部分正在重新配置，而不會(huì)停止整個(gè)系統(tǒng)。處理器子系統(tǒng)還能夠獨(dú)立于FPGA邏輯運(yùn)行。

雖然前兩個(gè)示例使用FPGA架構(gòu)的“經(jīng)典”SRAM方法，需要在上電時(shí)加載配置數(shù)據(jù)，但也有基于Flash的SoC器件集成硬核的示例處理器提供更多“即時(shí)啟動(dòng)”用例，例如Microsemi的SmartFusion2系列。

圖4：Microsemi的SmartFusion2 SoC FPGA的框圖。

圖5：Microsemi的SmartFusion2的ARM Cortex-M3子系統(tǒng)。

與此處推出的其他SoC不同，SmartFusion2系列真正解決了低功耗問(wèn)題，顯然選擇了主要與微控制器應(yīng)用相關(guān)的Cortex-M3內(nèi)核，而不是Cortex-A類(lèi)。由Altera和Xilinx提供，它更適合應(yīng)用處理器類(lèi)型的用例。在這種集成度下，SmartFusion2開(kāi)始類(lèi)似于通常不被認(rèn)為是FPGA的其他解決方案，例如賽普拉斯的PSoC 5系列;然而，憑借高達(dá)150,000個(gè)邏輯單元的FPGA架構(gòu)，SmartFusion2系列保留了其FPGA憑證。

結(jié)論

FPGA與處理器核心技術(shù)的集成歷史悠久且充滿了歷史。最初幾乎沒(méi)有什么希望，它可能有被完全注銷(xiāo)的危險(xiǎn)。幸運(yùn)的是，對(duì)于所有開(kāi)發(fā)人員而言，F(xiàn)PGA供應(yīng)商展示了一定程度的愿景，以確保其復(fù)興，這在很大程度上得益于軟核的成功。

現(xiàn)在，嵌入式硬核已牢固地“嵌入”工程師的解決方案工具箱中，對(duì)于許多應(yīng)用而言，它實(shí)際上可以代表完整的片上系統(tǒng)。它并不止于此：Altera已經(jīng)宣布其下一代Stratix 10系列將集成四個(gè)64位ARM Cortex-A53內(nèi)核，采用英特爾的Tri-Gate技術(shù)構(gòu)建，具有真正前所未有的性能水平。

與過(guò)去一樣，看起來(lái)FPGA SoC的未來(lái)將是多變的，但可能會(huì)更加成功。