基于DSP和FPGA的ARINC429機載總線接口板的硬件設計

時間：2018-10-24 10:20:01

關鍵字： DSP FPGA 總線與接口總線接口硬件

手機看文章

掃描二維碼
隨時隨地手機看文章

來源：電子技術應用; 作者：種稚萌王亮韓崇昭李峰
摘要：介紹了民用飛機機載數(shù)據(jù)總線ARINC429的硬件接口板，該接口板采用DSP和FPGA實現(xiàn)四種ARINC429信號收發(fā)通道，使整個系統(tǒng)的處理速度大大提高。
關鍵詞：ARINC429總線 DSP FPGA機載數(shù)據(jù)總線ARINC429在當代的運輸機和相當數(shù)量的民航客機（如A310、A300、A600、B757、B767）中有著廣泛的應用。目前國內(nèi)對ARINC429總線接口板的設計一般都是基于HARRIS公司的HS3282芯片完成的，它的缺點是路數(shù)有限、非常不靈活。因此對ARINC429總線接口板的研制，實現(xiàn)多通道ARINC429總線數(shù)據(jù)的接收和發(fā)送，成為目前對飛機載總線接口研究的重點，具有非常重要的現(xiàn)實意義和應用前景。

1 ARINC429總線簡介在現(xiàn)代民用飛機上，系統(tǒng)與系統(tǒng)之間、系統(tǒng)與部件之間需要傳輸大量信息。ARINC規(guī)范就是為了在航空電子設備之間傳輸數(shù)字數(shù)據(jù)信息而制定的一個航空運輸?shù)墓I(yè)標準。

ARINC429（以下簡稱429）總線采用雙絞屏蔽線傳輸信息，通過一對雙絞線反相傳輸，具有很強的抗干擾能力。而調(diào)制方式則采用雙極歸零制的三態(tài)碼方式，即信息由“高”、“零”和“低”狀態(tài)組成的三電平狀態(tài)調(diào)制。429電纜上的信號及經(jīng)電平轉換后的信號如圖1所示。429總線每一個字為32位，它的字同步是以傳輸周期至少4位的時間間隔也就是4位碼字為基準的。

2 系統(tǒng)總體方案429總線接口板的主要功能是在429信號及相關外設之間起到橋梁作用，它既能接收雙極歸零制的429信號并將其轉換為數(shù)字信號送入計算機或其它設備，又可將計算機或其它設備發(fā)出的數(shù)字信號轉換為429信號輸出。本文介紹的總線接口板采用FPGA和DSP實現(xiàn)四路429信號接收通道和四路429信號發(fā)送通道，且每路通道之間相互獨立。在這個接口板中，每兩個數(shù)據(jù)字之間的時間間隔可調(diào)，每一個收發(fā)通道能單獨定義字間隔長度，每個通道校驗方式可單獨定義為奇校驗或偶校驗，數(shù)據(jù)發(fā)送可以選擇單幀發(fā)送或自動自復發(fā)送（重復發(fā)送某一幀）。
整個接口板由調(diào)制電路、解調(diào)電路、FPGA、DSP和雙口RAM組成，如圖2所示。

3 硬件電路設計
3.1 調(diào)制解調(diào)電路設計
429信號進入接口板后，首先要把429信號轉換為數(shù)字電路可以識別的TTL電平。這里采用HOLT公司的HI-8482實現(xiàn)信號的解調(diào)，將標準的429總線信號轉換成5V TTL數(shù)字信號。為了降低干擾，在429總線信號的四個輸入管腳分別接入39pF高精度軍品電容；采用HOLT公司的HI-8585芯片實現(xiàn)信號的調(diào)制，將TTL數(shù)字電平轉換為標準的429信號。
3.2 FPGA內(nèi)部邏輯設計
按照429信號的編碼格式、特點、傳輸規(guī)則以及協(xié)議要求，選用一片ALTERA公司的ACEX1K型的FPGA發(fā)送和接收四路數(shù)據(jù)。每一路分為接收部分和發(fā)送部分。

接收部分的主要作用是通過串/并轉換將串行數(shù)據(jù)轉換為32位并行數(shù)據(jù)，并對收到的數(shù)據(jù)自動實時差錯控制。對于字間隔、位間隔出錯等錯誤能進行自動檢測，若無錯誤，則將數(shù)據(jù)分兩次送至DSP的16位數(shù)據(jù)總線上，以供讀取。接收模塊結構框圖如圖3所示。
發(fā)送送的主要功能是將DSP送入的數(shù)據(jù)暫存在FPGA內(nèi)部的FIFO中，等待發(fā)送命令。一旦接收發(fā)送控制指令，F(xiàn)IFO輸出數(shù)據(jù)并通過并/串轉換將并行數(shù)據(jù)轉換為串行數(shù)據(jù)，同時加入預先設定的間隔。用戶可通過寫控制寄存器選擇發(fā)送模式（即單幀發(fā)送或自動重復發(fā)送）、發(fā)送通道延遲設定、發(fā)送通道字間隔設定，還可通過讀取狀態(tài)位檢查它的工作狀態(tài)（發(fā)送緩沖器空、發(fā)送緩沖器滿和是否正在發(fā)送）。發(fā)送模塊結構框圖如圖4所示。
以上介紹的只是一路發(fā)送通道和接收通道，由于本系統(tǒng)共有四種獨立的發(fā)送通道和四路獨立的接收通道，故在FPGA中需設置四個接收模塊和四個發(fā)送模塊，通過DSP的地址線來選取其中的一路發(fā)送通道或接收通道。
欲知詳情，請下載word文檔下載文檔