基于HPI接口的雙CPU水中目標(biāo)探測(cè)平臺(tái)設(shè)計(jì)

摘 要： 針對(duì)水中目標(biāo)探測(cè)平臺(tái)低功耗和實(shí)時(shí)性的需求，提出了一種基于HPI接口的雙CPU目標(biāo)探測(cè)平臺(tái)設(shè)計(jì)方案，并給出了硬件實(shí)現(xiàn)。首次將并行的HPI接口應(yīng)用到水中目標(biāo)探測(cè)平臺(tái)上，有效地提高了數(shù)據(jù)交換速度；采用“Sleep/Wake”工作體制進(jìn)行軟件編程，降低了系統(tǒng)功耗。消聲水池實(shí)驗(yàn)運(yùn)行結(jié)果表明，該平臺(tái)設(shè)計(jì)可行，各功能模塊均正常工作，系統(tǒng)平均功耗在18 mW左右，達(dá)到了預(yù)期的設(shè)計(jì)指標(biāo)。
關(guān)鍵詞：目標(biāo)探測(cè)平臺(tái)； MSP430； HPI； 低功耗

　自動(dòng)目標(biāo)識(shí)別系統(tǒng)ATR(Automatic Target Recognition)的基本功能是對(duì)目標(biāo)進(jìn)行探測(cè)、識(shí)別及分類[1]，而水中目標(biāo)探測(cè)平臺(tái)是一種特殊的自動(dòng)目標(biāo)識(shí)別系統(tǒng)。
　水中ATR平臺(tái)一般需要對(duì)信號(hào)進(jìn)行連續(xù)采集并且實(shí)時(shí)處理， 以獲取目標(biāo)的特征信息，從而進(jìn)行目標(biāo)識(shí)別和參數(shù)估計(jì)。由于水中ATR平臺(tái)工作環(huán)境的特殊性，要求整個(gè)硬件系統(tǒng)具有極低的功耗。以往的水中ATR平臺(tái)一般采用ADC+DSP(Digital Signal Processor)+FPGA(Field Programmable Gates Array)構(gòu)架[2]來(lái)實(shí)現(xiàn)目標(biāo)的檢測(cè)與識(shí)別。FPGA主要負(fù)責(zé)地址譯碼和數(shù)據(jù)緩存，這種設(shè)計(jì)結(jié)構(gòu)簡(jiǎn)化了DSP軟件設(shè)計(jì)任務(wù)。但是由于FPGA工作電流一般是幾十毫安,導(dǎo)致系統(tǒng)功耗較大。為了克服傳統(tǒng)的基于單CPU的探測(cè)平臺(tái)功耗高、控制復(fù)雜等缺點(diǎn),本系統(tǒng)采用了MCU+DSP的雙CPU的結(jié)構(gòu)。該結(jié)構(gòu)的關(guān)鍵在于快速高效地實(shí)現(xiàn)兩者之間通信。傳統(tǒng)的基于串行多通道緩沖串口McBSP(Multichannel Buffered Serial Ports)的通信模式通信帶寬利用率低，數(shù)據(jù)傳輸速率低，成為整個(gè)系統(tǒng)實(shí)時(shí)處理的瓶頸。為此,本文設(shè)計(jì)了基于HPI (Host Port Interface)接口的MSP430與DSP主從式雙CPU目標(biāo)探測(cè)系統(tǒng)，使ATR平臺(tái)滿足系統(tǒng)低功耗和實(shí)時(shí)性的需求。
1 HPI接口
　目前比較常用的多CPU之間連接方式主要有兩種：直接互連和間接互連。直接互連主要通過(guò)SPI串口、HPI并口實(shí)現(xiàn)互連；間接互連主要通過(guò)FPGA、CPLD等可編程邏輯器件、雙端口RAM、FIFO存儲(chǔ)器等實(shí)現(xiàn)互連。
　在ATR平臺(tái)中，主要考慮使用直接互連方法。一方面，沒有額外增加器件，降低了系統(tǒng)功耗；另一方面，大大簡(jiǎn)化了多CPU之間的硬件連接。SPI接口方式連接簡(jiǎn)單，但數(shù)據(jù)傳輸?shù)睦碚搨鬏斔俣戎荒苓_(dá)到12.5 MB/s，在一些實(shí)時(shí)性要求比較高的場(chǎng)合，數(shù)據(jù)傳輸成為整個(gè)信號(hào)處理能力提高的瓶頸，致使多CPU之間通信效率下降。而DSP的HPI接口提供了一個(gè)16 bit的并行數(shù)據(jù)接口，理論傳輸速度達(dá)到50 MB/s，遠(yuǎn)高于串行接口傳輸速度。因此，選用HPI接口可以很容易地實(shí)現(xiàn)大容量數(shù)據(jù)的快速傳輸。通過(guò)HPI，主機(jī)可以訪問(wèn)DSP內(nèi)部的雙訪問(wèn)數(shù)據(jù)存儲(chǔ)器(DARAM)，此時(shí)，DSP相當(dāng)于主機(jī)的一個(gè)外設(shè)。

2 系統(tǒng)設(shè)計(jì)
　根據(jù)工程設(shè)計(jì)要求，水中ATR平臺(tái)必須具備低功耗特點(diǎn)，因此選擇德州儀器公司的超低功耗微控制器MSP430F149作為系統(tǒng)的主CPU。其擁有5種低功耗模式，在低功耗模式LPM3下,只需要2.0 μA供電電流，采用3.3 V供電情況下，全速運(yùn)行也只需要420 μA的電流。它還擁有多種時(shí)鐘模式，通過(guò)程序控制，可以靈活地選擇不同的時(shí)鐘來(lái)降低系統(tǒng)功耗[4]。選擇TI DSP家族中功耗優(yōu)化產(chǎn)品TMS320C55X系列中的TMS320VC5509A作為從CPU，其最高主頻為200 MHz，功耗僅為C54的1/6?？梢愿鶕?jù)所需時(shí)鐘不同靈活選擇1.2 V、1.35 V和1.6 V內(nèi)核電壓[5]，電壓越高，DSP最高主頻越大，功耗越大，在實(shí)際的設(shè)計(jì)過(guò)程中，根據(jù)算法實(shí)時(shí)性需求,靈活選擇內(nèi)核電壓以達(dá)到降低系統(tǒng)功耗的目的。
　MSP430F149主要負(fù)責(zé)數(shù)據(jù)采集，DSP電源管理，以及一些運(yùn)算量比較小的算法的實(shí)現(xiàn)(如系統(tǒng)中的預(yù)警檢測(cè)算法)TMS320VC5509A主要實(shí)現(xiàn)運(yùn)算量較大的目標(biāo)識(shí)別及參數(shù)估計(jì)算法。雙CPU之間通信采用HPI接口，實(shí)現(xiàn)主從機(jī)之間的無(wú)縫連接。具體硬件結(jié)構(gòu)框圖如圖1所示。

系統(tǒng)的基本工作流程是信號(hào)經(jīng)過(guò)模擬預(yù)處理之后，在單片機(jī)MSP430的控制下，利用其內(nèi)部的ADC對(duì)經(jīng)調(diào)理后的信號(hào)進(jìn)行采樣。將采集到的數(shù)據(jù)做預(yù)警檢測(cè)，當(dāng)預(yù)警發(fā)現(xiàn)可疑目標(biāo)時(shí)啟動(dòng)DSP，MSP430將需要分析的數(shù)據(jù)傳輸?shù)紻SP中，進(jìn)行高階譜分析、小波變換等參數(shù)估計(jì)及特征提取算法，最后把結(jié)果傳回MSP430，再由單片機(jī)控制其他電路工作。
2.1 電源模塊
本模塊主要是由雙輸出電源調(diào)整芯片TPS73HD301和外圍器件構(gòu)成。具體硬件連接如圖2所示。