當(dāng)前位置:首頁(yè) > 嵌入式 > 嵌入式硬件

引言

近年來(lái),現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array,F(xiàn)PGA)由于其高性能、低價(jià)格、高開發(fā)速度、方便的編程方式等特點(diǎn)得到了廣泛的應(yīng)用。但對(duì)FPGA進(jìn)行DPA(Differential Power Analysis,差分功耗分析)攻擊已經(jīng)成為FPGA應(yīng)用中信息安全的主要威脅之一,受到了廣泛的關(guān)注。

DPA是SCA(Side Channel Attacks,旁路攻擊)技術(shù)的一種,其攻擊思想為:以電路的功耗特性為基礎(chǔ),利用功耗與內(nèi)部密鑰的關(guān)系,將大量采樣到的包含該內(nèi)部密鑰運(yùn)算的功耗波形 數(shù)據(jù)根據(jù)所猜測(cè)的密鑰進(jìn)行劃分,使得所劃分的兩部分具有不同的功耗特性。最后,對(duì)兩部分的功耗數(shù)據(jù)相減得到功耗差分曲線,如果猜測(cè)正確,差分曲線將出現(xiàn)明 顯的尖峰。

因此,進(jìn)行DPA攻擊的根本原因是電路邏輯表示的不對(duì)稱性引起的。本文將應(yīng)用FPGA的自身結(jié)構(gòu)特點(diǎn),結(jié)合目前常用的抗DPA攻擊的電路級(jí)防護(hù)技術(shù),深入研究與分析在FPGA平臺(tái)上實(shí)現(xiàn)針對(duì)DPA攻擊的電路級(jí)防護(hù)技術(shù)。

1 FPGA上的電路防護(hù)技術(shù)

1.1 FPGA的底層結(jié)構(gòu)

FPGA的簡(jiǎn)化結(jié)構(gòu)如圖1所示。FPGA內(nèi)部最主要的、設(shè)計(jì)工程中最需關(guān)注的部件是CLB(Configurable Logic Block,可配置邏輯塊),IOB(Input/Output Block,輸入/輸出塊),Block RAM(塊RAM)、DCM(Digital Clock Manager,數(shù)字時(shí)鐘管理器)和Multiplier(乘法器)。其中CLB是FPGA具有可編程能力的主要承擔(dān)者,Virtex-5的一個(gè) slice的主要組成單元包括4個(gè)6輸入查找表、4個(gè)觸發(fā)器和若干個(gè)選擇器。

1.2 雙軌電路技術(shù)的實(shí)現(xiàn)

雙軌電路技術(shù)是指無(wú)論是輸入還是輸出都是用兩根線來(lái)表示的。由圖2可見,在SDDL與門中,信號(hào)A就由A和共同表示,而輸出Z也由Z和表 示。在這種表示下,一個(gè)變量可以有4種不同的邏輯值(0,0),(0,1),(1,0)以及(1,1)。SDDL將(0,1)和(1,0)分別用來(lái)表示邏 輯0和邏輯1。這樣電路內(nèi)部的邏輯0和邏輯1就變成了對(duì)稱的,從而使得各自的功耗相同。另外,邏輯門還引入了一個(gè)prch預(yù)充電信號(hào)。在prch有效的情 況下,輸出是(O,0),這個(gè)值也就是變量為預(yù)充電時(shí)在電路中的表示方式。電路的工作分為兩個(gè)狀態(tài):運(yùn)算狀態(tài)和預(yù)充電狀態(tài)。這兩個(gè)狀態(tài)交替更換,也就是在 prch上加載一個(gè)固定周期的脈沖。如此一來(lái),電路中變量值的變化就是(0,O)到(O,1)或(1,O),或者是(0,1)或(1,0)到(O,0), 每次翻轉(zhuǎn)都是只有一根信號(hào)線進(jìn)行翻轉(zhuǎn)。邏輯O和邏輯1達(dá)到了完全的平衡。

1.3 預(yù)充電技術(shù)的實(shí)現(xiàn)

普通邏輯門不能提供持續(xù)轉(zhuǎn)換活動(dòng),邏輯門的輸入不變將導(dǎo)致門的數(shù)據(jù)獨(dú)立。解決這個(gè)問(wèn)題要通過(guò)增加預(yù)充電電路來(lái)提供變換。當(dāng)時(shí)鐘為高時(shí),連接預(yù)充電電 路輸入一個(gè)預(yù)充電相位,連接點(diǎn)變化到邏輯O;當(dāng)時(shí)鐘為低時(shí),電路輸入計(jì)算相位,實(shí)際計(jì)算完成。在FPGA上采用預(yù)充電邏輯的目的是要求在預(yù)充電相位期間 slice的輸出必須是邏輯O,有兩種方式來(lái)完成。在一個(gè)Xilinx的slice中,每個(gè)LUT后跟著專門的多路選擇器和內(nèi)存單元,可配置為寄存器或鎖 存器。這里考慮使用多路復(fù)用器和內(nèi)存單元來(lái)實(shí)現(xiàn)預(yù)充電,每種方法各有優(yōu)點(diǎn)和缺點(diǎn):

(1)使用時(shí)鐘控制的多路復(fù)用器來(lái)實(shí)現(xiàn)預(yù)充電功能。將每個(gè)片子中單獨(dú)的內(nèi)存單元作為寄存器,但是除了寄存器的普通時(shí)鐘還要分配一個(gè)反向時(shí)鐘。這種方法的缺點(diǎn)是復(fù)制一個(gè)時(shí)鐘信號(hào)并生成直接和互補(bǔ)信號(hào)將明顯增加功耗和電路面積,布線也將復(fù)雜化。

(2)使用內(nèi)存單元作為帶有反向使能輸入的異步清零鎖存器來(lái)實(shí)現(xiàn)預(yù)充電功能。只需要一個(gè)單獨(dú)信號(hào)給寄存器和預(yù)充電鎖存器,預(yù)充電功能由連接反向使能輸入和鎖存器的清零輸入實(shí)現(xiàn),使用這種方法的缺點(diǎn)是專門設(shè)計(jì)的寄存器存儲(chǔ)器需要一個(gè)單獨(dú)的slice。

2 DES加密模塊的實(shí)現(xiàn)

要在FPGA上實(shí)現(xiàn)安全防護(hù)結(jié)構(gòu)來(lái)確保關(guān)鍵部件的功耗恒定。這里選擇從雙軌和預(yù)充電技術(shù)在FPGA上實(shí)現(xiàn)旁路安全防護(hù)邏輯。當(dāng)前的技術(shù)水平需要在FPGA上進(jìn)行精確控制布局和布線。下面從S盒硬件宏的實(shí)現(xiàn)和DES加密核的實(shí)現(xiàn)來(lái)介紹基于FPGA的DES加密模塊實(shí)現(xiàn)。

2.1 S盒硬件宏的實(shí)現(xiàn)

S盒的設(shè)計(jì)是DES算法關(guān)鍵部分,S盒設(shè)計(jì)的優(yōu)劣將影響整個(gè)算法性能。在采用FPGA實(shí)現(xiàn)時(shí),應(yīng)從資源和速度的角度出發(fā),有效利用FPGA可配置屬 性,充分考慮器件內(nèi)部結(jié)構(gòu),盡可能使兩者都達(dá)到最優(yōu)。在設(shè)計(jì)中,由于綜合工具的介入,所輸出的網(wǎng)表很難被設(shè)計(jì)者所理解,同時(shí)要找到一種更好的方法來(lái)控制組 合電路,因此要建立硬件宏模塊,簡(jiǎn)稱硬宏。這與傳統(tǒng)的設(shè)計(jì)流程不同之處是要充分利用:FPG Editor的功能,目的是從FPGA底層結(jié)構(gòu)的配置上實(shí)現(xiàn)雙軌和預(yù)充電技術(shù)。

通過(guò)Xilinx提供的FPGA Editor工具,首先讀入布局布線后輸出的NCD文件,并將其轉(zhuǎn)化為新的NVD文件,再送往BitGen軟件,進(jìn)行布局布線的優(yōu)化,最終在FPGA內(nèi)部 來(lái)建立目標(biāo)電路,把它存為一個(gè)宏文件便于在上層進(jìn)行調(diào)用。要注意兩個(gè)問(wèn)題:建立硬宏需要進(jìn)入到slice內(nèi)部,準(zhǔn)確控制Slice內(nèi)部的器件選擇和器件之 間的連線,防止設(shè)計(jì)出錯(cuò);宏的功能驗(yàn)證要建立仿真模型,直接編寫一個(gè)行為仿真模型后在上層設(shè)計(jì)中調(diào)用這個(gè)仿真模型,要確保仿真模型和宏之間的一致性。

2.2 DES加密核的實(shí)現(xiàn)

DES算法的基本流程如下:首先,輸入明文通過(guò)初始置換,將其分成左、右各為32位的兩個(gè)部分,然后進(jìn)行16輪完全相同的運(yùn)算。經(jīng)過(guò)16輪運(yùn)算后, 左、右半部分合并在一起經(jīng)過(guò)一個(gè)末置換(初始置換的逆置換),于是整個(gè)算法結(jié)束。在每一輪運(yùn)算中,密鑰位移位,然后再?gòu)拿荑€的56位中選取48位。通過(guò)一 個(gè)擴(kuò)展置換,將數(shù)據(jù)的右半部分?jǐn)U展為48位,并通過(guò)一個(gè)異或操作與一個(gè)48位密鑰結(jié)合,通過(guò)8個(gè)S盒將這48位替代成新的32位數(shù)據(jù),再通過(guò)一級(jí)置換操 作,這四步操作即為函數(shù)f。

S盒是DES中的非線性模塊,直接決定DES算法的安全性。在函數(shù)f的實(shí)現(xiàn)中,采用上面的思路,使用例化調(diào)用了S盒。DES加密核的VHDL設(shè)計(jì)思 路如下:首先調(diào)用庫(kù)函數(shù)構(gòu)造ROM,然后使用VHDL語(yǔ)句進(jìn)行行為描述。這種方法要結(jié)合器件的內(nèi)部結(jié)構(gòu),對(duì)于小容量的ROM采用數(shù)組描述,大容量的ROM 應(yīng)采用元件的方式來(lái)實(shí)現(xiàn)。在VHDL設(shè)計(jì)中,庫(kù)函數(shù)、子程序的調(diào)用以及元件的調(diào)用和使用間接變量,都是影響速度的主要因素。由此得到DES Core的接口定義如下:

3 攻擊實(shí)驗(yàn)的對(duì)比與分析

3.1 FPGA加密芯片攻擊試驗(yàn)平臺(tái)建立

目前FPGA的種類很多,但其中有大于50%的份額被Xilinx公司搶占,在此選用xilinx公司的Virtex-5(ML501),對(duì)其他種類的FPGA的攻擊和此類似。

ML50l在工作時(shí)需要3個(gè)工作電壓:內(nèi)核電壓(1.2 V)、輔助電壓(2.5 V)、I/O電壓(3.3 V),而ML501芯片的所有地線是并結(jié)在一起的。對(duì)FPGA攻擊的實(shí)驗(yàn)的原理圖如圖3所示,示波器(Tektronix DP04104,1 GHz BW,5 Gsample/s)的2通道接收Virtex-5(ML501)加密模塊的觸發(fā)信號(hào),在內(nèi)核電壓和芯片之間置一個(gè)電流探針(Tektronix CT-2,1.2 kHz~200 MHz),1通道用電流探針測(cè)試內(nèi)核的功耗變化。攻擊過(guò)程如下:在PC機(jī)上生成64位隨機(jī)明文,通過(guò)串口發(fā)送至FPGA。FPGA收到明文后利用存儲(chǔ)在其 中的密鑰對(duì)明文進(jìn)行DES加密,并在第16輪加密操作時(shí)對(duì)示波器產(chǎn)生數(shù)據(jù)采集的觸發(fā)信號(hào)。在進(jìn)行數(shù)據(jù)采集時(shí)其實(shí)質(zhì)是要采集內(nèi)核電流所引起的功耗變化,并將 數(shù)據(jù)通過(guò)USB總線送至PC機(jī),最后在PC機(jī)上運(yùn)行分析程序攻擊出64位的密鑰。

3.2 對(duì)FPGA加密芯片的攻擊

設(shè)定明文輸入和電流數(shù)據(jù)采樣為500組,采樣深度100 000點(diǎn),采樣頻率為500 MSPS,在相同的試驗(yàn)環(huán)境下,對(duì)帶有防護(hù)結(jié)構(gòu)和不帶防護(hù)結(jié)構(gòu)的兩種DES的加密結(jié)構(gòu)進(jìn)行功耗測(cè)量,同時(shí)根據(jù)密鑰的推測(cè)將明文分類,計(jì)算各類的平均功耗, 然后相減,可以得到差分功耗分析曲線。試驗(yàn)后發(fā)現(xiàn)對(duì)不帶防護(hù)結(jié)構(gòu)的ML50l FPGA芯片進(jìn)行攻擊時(shí),當(dāng)子密鑰塊猜測(cè)正確時(shí),功率差分曲線出現(xiàn)明顯的尖峰,采用相同的方法可以攻擊出其他子密鑰塊,由此可以獲取第16輪的子密鑰 K16(48位),攻擊成功。對(duì)帶防護(hù)結(jié)構(gòu)的芯片攻擊時(shí),功率差分曲線基本是平緩的,波動(dòng)非常小,也沒有明顯的尖峰存在,可見DPA攻擊對(duì)帶有防護(hù)結(jié)構(gòu)的 FPGA無(wú)效。

4 結(jié)語(yǔ)

由以上DPA攻擊試驗(yàn)表明了FPGA實(shí)現(xiàn)DES加密算法對(duì)DPA的脆弱性,而采用雙軌和預(yù)充電防護(hù)技術(shù)的FPGA加密芯片具有較好的抗DPA攻擊能 力。這也說(shuō)明利用FPGA底層開發(fā)工具通過(guò)硬件宏方法能在FPGA硬件上實(shí)現(xiàn)安全防護(hù)技術(shù)的拓展,對(duì)開展芯片的安全防護(hù)工作的研究具有重要意義。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請(qǐng)聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請(qǐng)及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

倫敦2024年8月29日 /美通社/ -- 英國(guó)汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來(lái)越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來(lái)越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對(duì)日本游戲市場(chǎng)的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)開幕式在貴陽(yáng)舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國(guó)國(guó)際大數(shù)據(jù)產(chǎn)業(yè)博覽會(huì)上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語(yǔ)權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對(duì)環(huán)境變化,經(jīng)營(yíng)業(yè)績(jī)穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤(rùn)率延續(xù)升勢(shì) 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長(zhǎng) 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競(jìng)爭(zhēng)力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競(jìng)爭(zhēng)優(yōu)勢(shì)...

關(guān)鍵字: 通信 BSP 電信運(yùn)營(yíng)商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺(tái)與中國(guó)電影電視技術(shù)學(xué)會(huì)聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會(huì)上宣布正式成立。 活動(dòng)現(xiàn)場(chǎng) NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長(zhǎng)三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會(huì)上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡(jiǎn)稱"軟通動(dòng)力")與長(zhǎng)三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉