基于IEC61850的智能電子設備解決方案

智能電網(wǎng)是一種使用信息和通信技術對電網(wǎng)內(nèi)信息進行采集，并基于采集到的信息（例如發(fā)電廠和電能消耗的對等信息）可以自動協(xié)調(diào)的電網(wǎng)。智能電網(wǎng)通過電力系統(tǒng)的高度自動化，可以改進發(fā)電和配電的效率、可靠性、經(jīng)濟性以保證電力網(wǎng)絡的可持續(xù)發(fā)展。智能電子設備（IED）是組成智能電網(wǎng)的基本要素，提供系統(tǒng)所需要的檢測、測量、保護和控制功能。

數(shù)字化變電站和IEC61850標準

智能電網(wǎng)的概念應用在輸配電的領域則主要意味著電力自動化和變電站數(shù)字化。目前來講，數(shù)字化變電站的設計主要基于國際通用的IEC61850標準。

在數(shù)字化變電站內(nèi)，所有IED都將以符合IEC61850標準的方式進行通信。IEC61850主要定義了以下的一些方面，包括：數(shù)據(jù)建模、報告方案、事件快速傳輸（GOOSE和GSSE）、設置群組、數(shù)字采樣數(shù)據(jù)傳輸（SV）、命令配置和數(shù)據(jù)存儲。

復雜的通信協(xié)議和多種不同的通信協(xié)議棧

有多種不同的協(xié)議可以被IEC61850所映射。比如講通常實時要求較低的而相對協(xié)議棧又比較復雜的服務器-客戶端類通信可以被映射成基于TCP/IP的MMS協(xié)議棧；具有極低的延遲GOOSE通訊協(xié)議可以用于交換變電站事件信息；而采樣值信息SMV的要求是實時并且具有很低的時間抖動。

實時性要求非常高的信號處理能力并且有很高的系統(tǒng)可靠度

在諸如繼電保護設備或電力質(zhì)量分析儀等新式的IED中，廣泛采用基于DFT或FFT的算法檢測過流故障條件或諧波成分。在某些極端情況下，IED設計工程師希望處理器能夠在幾百微秒的時間內(nèi)處理超過60個通道的FFT信號。再加上IEC61850標準所要求的復雜通信任務，設計IED工程師們現(xiàn)已開始認識到單核處理器已經(jīng)接近了性能極限。

另一方面，出于對于系統(tǒng)安全性的考慮，要求在通信網(wǎng)絡產(chǎn)生異常情況時，電力線保護設備的IED不允許出現(xiàn)任何異常。

受以上兩種需求的共同推動，IED設計工程師開始使用至少兩個處理器，分別應付信號處理和通信任務。目前，IED設計工程師不得不面對的另一個問題是，這些處理器之間如何通信，還有通信效率如何？

廣域IED時間同步

數(shù)字化變電站要求進行廣域的時間同步，這表示變電站內(nèi)的所有設備應當能夠?qū)⑺鼈兊牟蓸狱c與同一個時間參考點對齊。時間同步廣泛采用PPS、IRIG-B或IEEE1588.IEEE1588基于以太網(wǎng)，并具有極高的時序精度，這使其有可能在不久的將來成為數(shù)字化變電站的標準時序同步協(xié)議。

系統(tǒng)成本和開發(fā)成本

當涉及多處理器系統(tǒng)時，通常需要考慮以下問題：處理器相同嗎？它們?nèi)绾位ハ嗤ㄐ?？它們能共享系統(tǒng)內(nèi)存和電源嗎？或是必須提供獨立的存儲器和電源系統(tǒng)……需要采用兩種開發(fā)工具進行開發(fā)嗎？兩套操作系統(tǒng)？

“平臺”式開發(fā)

系統(tǒng)越來越復雜開發(fā)成本和上市時間也就越來越重要。現(xiàn)在大多數(shù)IED設計團隊都渴望有一個通用平臺（包括軟件和硬件），能同時覆蓋高端和低端產(chǎn)品。這樣的平臺（硬件和軟件）應當能夠輕松擴展和升級。像Linux這樣的操作系統(tǒng)可能會廣受歡迎，因為它有足夠的開源程度。然而，仔細研究就會發(fā)現(xiàn)，Linux并非實時系統(tǒng)，并不能保證系統(tǒng)的實時性能。

ADI IEC61850演示設計

2012年，ADI和上海遠景數(shù)字信息有限公司合作展開了一個項目，致力于開發(fā)滿足IEC61850標準的數(shù)字化變電站IED通用平臺。

●雙核Blackfin處理器– ADSP-BF60x（2個500 MHz內(nèi)核）

●4個以太網(wǎng)端口（2個MAC位于處理器上，符合IEEE1588標準；另2個通過FPGA擴展）

●16通道模擬輸入（2個AD7606）

●2個UART（1個RS232，1個RS485）

●128 MB 16位DDR2

●16 MB NOR + 4 MB SPI + 2 GB NAND閃存

●Cyclone IV FPGA

●額外提供IO板，集成11通道電壓和電流變壓器、8個DI、8個DO

IEC61850評估板的硬件設計

使用ADI的ADSP-BF60x Blackfin處理器

●強大的2個500 MHz雙核處理器（0.17 ms的單核集成60個通道、32點、16位FFT）

●每個內(nèi)核都有148 kB L1 SRAM

●128 kB/256 kB L2 SRAM用于雙核數(shù)據(jù)交換

●縱橫式總線系統(tǒng)使同時訪問存儲器和外設成為可能

●2個UART、1個CAN、2個SPI、3個SPORT、2個TWI（I2C）和1個USB……

●DDR總線獨立于系統(tǒng)本地存儲器總線，使同時訪問外部存儲器成為可能

●安全特性：L2 SRAM ECC、雙看門狗、系統(tǒng)保護……

●支持IEEE1588v2的雙以太網(wǎng)MAC接口

使用ADI的ADSP-BF60x一個充分理由便是，它集成獨立的雙處理器，每個處理器的工作頻率高達500 MHz.另一個充分理由是它有兩個獨立的以太網(wǎng)MAC（兩個MAC地址），非常適合IEC61850應用。本演示系統(tǒng)中，內(nèi)核0運行μCLinux操作系統(tǒng)，處理非實時任務，如MMS協(xié)議棧、LCD、鍵盤和其他諸如TFTP等服務器應用。內(nèi)核1運行采樣和繼電保護算法（DFT），還可以發(fā)送實時的GOOSE消息而不影響操作系統(tǒng)的運行。兩個內(nèi)核通過片上L2存儲器實現(xiàn)通信，該L2存儲器能夠以高達250MHz的頻率工作，確保具有最高的數(shù)據(jù)交換效率。

某些高壓的IED（110 kV及以上）設計中，可能需要較多的以太網(wǎng)端口（GOOSE和SMV的專用以太網(wǎng)端口）。出于對這種用戶需求的兼容考慮，本開發(fā)板可支持通過FPGA添加更多以太網(wǎng)端口。在這種應用情況下，處理器和DSP之間的通信接口非常重要，因為該接口的帶寬決定了SMV消息的實時性能。ADSP-BF60x集成4個Linkport同步并行接口，每個Linkport接口速率高達83 MB/s，提供實時接收SMV數(shù)據(jù)所需的足夠帶寬。

演示板上的其他ADI特色產(chǎn)品

IEC61850演示設計的軟件考慮因素

●處理器內(nèi)核0運行μCLinux和非實時任務，如MMS協(xié)議棧、LCD顯示和鍵盤輸入、TFTP服務器以及以太網(wǎng)端口0的通訊任務（運行MMS協(xié)議棧）

●所有μCLinux內(nèi)核、定制u-boot make文件和μCLinux驅(qū)動程序均提供c語言源代碼和鏡像

●實現(xiàn)了SISCO-MMS Lite協(xié)議棧在μCLinux上的移植（開發(fā)板并不包含SISCO-MMS許可，需另行購買）

●通過簡單的建模實例，說明如何將基本的繼電保護功能映射到相應的邏輯設備（LD）和邏輯節(jié)點（LN）上——實例與C語言源代碼隨開發(fā)板一同提供

●內(nèi)核1運行實時任務（繼電器保護算法、GOOSE發(fā)布），無需操作系統(tǒng)介入……以太網(wǎng)端口1連接到內(nèi)核1（GOOSE）

●繼電保護算法（提供C語言源代碼）

●實時GOOSE發(fā)布