如何縮短嵌入式系統(tǒng)開(kāi)發(fā)之路

在日益信息化的現(xiàn)代社會(huì)中，計(jì)算機(jī)和網(wǎng)絡(luò)的應(yīng)用已經(jīng)全面滲透到日常生活中，各種應(yīng)用嵌入式系統(tǒng)的電子產(chǎn)品也隨處可見(jiàn)，計(jì)算機(jī)的應(yīng)用經(jīng)過(guò)桌面PC系統(tǒng)的空前之后，嵌入式系統(tǒng)的應(yīng)用正風(fēng)起云涌，廣泛進(jìn)入到工業(yè)、軍事、通信、環(huán)保、電力、鐵路、金融等眾多領(lǐng)域。作為兩大類(lèi)型計(jì)算機(jī)之一的專(zhuān)用計(jì)算機(jī)系統(tǒng)、即嵌入式系統(tǒng)在應(yīng)用數(shù)量上已經(jīng)遠(yuǎn)遠(yuǎn)超過(guò)傳統(tǒng)的通用計(jì)算機(jī)系統(tǒng)，嵌入式微控制器技術(shù)的出現(xiàn)給現(xiàn)代工業(yè)控制領(lǐng)域帶來(lái)了一次新的技術(shù)革命。

嵌入式微控制器組成的系統(tǒng)可嵌入到任何需要控制的設(shè)備中，并且在工控領(lǐng)域的應(yīng)用已經(jīng)越來(lái)越廣泛。嵌入式系統(tǒng)按形態(tài)可分為設(shè)備級(jí)(工控機(jī))、板級(jí)(單板、模塊)、芯片級(jí)(MCU、SoC)。當(dāng)前使用的單片機(jī)與工控機(jī)是一種典型的嵌入式系統(tǒng)應(yīng)用。隨著Internet的飛速發(fā)展，對(duì)各種工控設(shè)備的網(wǎng)絡(luò)功能要求也越來(lái)越高。大量的智能設(shè)備將通過(guò)網(wǎng)絡(luò)相互傳遞信息和數(shù)據(jù)，實(shí)現(xiàn)智能化現(xiàn)場(chǎng)設(shè)備的功能自治性、系統(tǒng)結(jié)構(gòu)的高度分散性以及監(jiān)管控一體化。

在嵌入式系統(tǒng)的市場(chǎng)競(jìng)爭(zhēng)愈加激烈的今天，如何快速地將符合需求的產(chǎn)品投入市場(chǎng)并在競(jìng)爭(zhēng)中保持一席之地？成為眾多嵌入式研發(fā)制造企業(yè)所面臨的共同課題。

所以必須通過(guò)加快設(shè)計(jì)流程來(lái)提高設(shè)計(jì)質(zhì)量，而目前大多企業(yè)普遍采取的解決方案是利用現(xiàn)成的商業(yè)化平臺(tái)。嵌入式設(shè)備在開(kāi)發(fā)過(guò)程中，除了必須考慮它的處理器架構(gòu)、操作系統(tǒng)性能、以及其他組件之外，開(kāi)發(fā)人員還必須了解一些例如：系統(tǒng)的哪些部分需要設(shè)計(jì)、哪些部分需要購(gòu)買(mǎi)現(xiàn)成設(shè)備等等。

一般自行設(shè)計(jì)的方案，它的優(yōu)勢(shì)是可以全面地自定義最終的解決方案并優(yōu)化成本，但是任何設(shè)計(jì)規(guī)格的更改或疏忽都會(huì)使成本高昂，且周期漫長(zhǎng)。相反，使用商業(yè)現(xiàn)成的平臺(tái)將增加產(chǎn)品的銷(xiāo)售成本，或者可能會(huì)浪費(fèi)一些不必要的成本，但是通常來(lái)說(shuō)，現(xiàn)成的系統(tǒng)提供了更快的驗(yàn)證周期，因而也就具有更為快捷的設(shè)計(jì)流程，從而在更短的上市時(shí)間內(nèi)保證設(shè)計(jì)的質(zhì)量。

下文我們就將用于開(kāi)發(fā)嵌入式系統(tǒng)的兩種方案----自行設(shè)計(jì)或使用現(xiàn)成平臺(tái)進(jìn)行對(duì)比闡述，并且討論與這兩種方案相關(guān)的技術(shù)和經(jīng)濟(jì)風(fēng)險(xiǎn)。

方案一：自行設(shè)計(jì)

開(kāi)發(fā)之前，需要為系統(tǒng)的核心控制部分選擇一種處理器技術(shù)，目前研祥采用以下五種技術(shù)：

1. 微控制器－微控制器的成本極為低廉，并且通常在單一的芯片上提供了集成的解決方案，且包括I/O外圍設(shè)備。它們通常帶有極小的片上存儲(chǔ)容量，而且難以用于復(fù)雜性高和需要擴(kuò)展的場(chǎng)合。此外，其時(shí)鐘速率通常是10MHz的數(shù)量級(jí)，因此一般不能實(shí)現(xiàn)高性能的控制循環(huán)。

2. 嵌入式處理器－和微控制器相比，嵌入式處理器的時(shí)鐘速率更高且通常具有外部存儲(chǔ)接口，因而性能和擴(kuò)展性并不成問(wèn)題。但是應(yīng)用程序需要進(jìn)行復(fù)雜的驅(qū)動(dòng)開(kāi)發(fā)，因?yàn)榍度胧教幚砥魍ǔ２⒉粠в衅夏M外圍設(shè)備。此外，隨著芯片封裝技術(shù)的發(fā)展，嵌入式處理器通常采用高密度的封裝技術(shù)，例如球柵陣列封裝(ball-grid array，即BGA)，這將導(dǎo)致較復(fù)雜的制造流程，增添了更為困難的硬件調(diào)試工作。

3. 數(shù)字信號(hào)處理器(DSP)－DSP是一種專(zhuān)用的微處理器，它提供額外的指令以?xún)?yōu)化特定的數(shù)學(xué)函數(shù)，例如乘法和累加操作。DSP對(duì)于計(jì)算繁重的應(yīng)用場(chǎng)合來(lái)說(shuō)是極為有用的，但是通常需要專(zhuān)業(yè)的知識(shí)來(lái)利用它的軟件性能。

4. 專(zhuān)用集成電路(ASIC)－ASIC芯片是專(zhuān)為某個(gè)特定的應(yīng)用而設(shè)計(jì)的，不具有通用性。對(duì)于解決諸如功耗和產(chǎn)品成本等問(wèn)題，ASIC被廣泛認(rèn)為是一種極好的方案。但是，極為昂貴的ASIC開(kāi)發(fā)和制造流程通常讓人望而卻步，一般僅限于具有極大產(chǎn)量的產(chǎn)品。

5. 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)－FPGA在自定義的ASIC設(shè)計(jì)和現(xiàn)成的技術(shù)之間提供了極好的平衡。它們具有高度的專(zhuān)有化性能，同時(shí)可以通過(guò)編程重新配置邏輯模塊，因而其開(kāi)發(fā)成本與ASIC相比要低得多。雖然FPGA可以被應(yīng)用于各種場(chǎng)合，但是一般來(lái)說(shuō)復(fù)雜的FPGA設(shè)計(jì)并不常見(jiàn)，因?yàn)閷?duì)于大部分習(xí)慣于使用C語(yǔ)言進(jìn)行順序編程的嵌入式軟件開(kāi)發(fā)者來(lái)說(shuō)，VHDL編程格式顯得十分陌生。

在許多情況下，單一的處理器技術(shù)并不足以解決應(yīng)用的需求，因此，混合式架構(gòu)逐漸成為發(fā)展的方向。如圖1所示，嵌入式處理器用于進(jìn)行系統(tǒng)管理、用戶界面和數(shù)據(jù)分析，而DSP負(fù)責(zé)與I/O模塊和對(duì)數(shù)據(jù)進(jìn)行初步處理等任務(wù)。這種混合式架構(gòu)在嵌入式系統(tǒng)設(shè)計(jì)中變得十分普遍。

圖1：嵌入式處理器用于進(jìn)行系統(tǒng)管理、用戶界面和數(shù)據(jù)分析，而DSP或FPGA負(fù)責(zé)與I/O模塊和對(duì)數(shù)據(jù)進(jìn)行初步處理等任務(wù)

在確定了使用何種處理器技術(shù)之后，設(shè)計(jì)人員還需要完成I/O電路的開(kāi)發(fā)。如果嵌入式系統(tǒng)中存在任何的模擬信號(hào)，那么就需要使用模數(shù)轉(zhuǎn)換器(ADC)、數(shù)模轉(zhuǎn)換器(DAC)、以及相應(yīng)的軟件驅(qū)動(dòng)。模擬電路的設(shè)計(jì)同樣會(huì)遇到很多復(fù)雜的問(wèn)題，限于篇幅本文不再贅述。

方案二：利用EVOC EEB PowerPC模塊構(gòu)建

采用這種方案，雖然通常來(lái)說(shuō)需要付出比板卡組件成本更高的價(jià)錢(qián)，但是可以顯著縮短產(chǎn)品進(jìn)入市場(chǎng)的時(shí)間。除此之外，這些系統(tǒng)具有較好的可擴(kuò)展性。隨著處理器技術(shù)的進(jìn)步，嵌入式系統(tǒng)出現(xiàn)以下幾種不同的實(shí)現(xiàn)技術(shù)：

1、 非集成式嵌入式系統(tǒng)------對(duì)于使用現(xiàn)成產(chǎn)品來(lái)構(gòu)建系統(tǒng)，這種系統(tǒng)通常是最為經(jīng)濟(jì)的解決方案。但是，針對(duì)這種系統(tǒng)的軟件開(kāi)發(fā)工具幾乎從未集成，而且這些系統(tǒng)通常需要進(jìn)行各種監(jiān)管認(rèn)證。

2、 集成式嵌入式系統(tǒng)------除了具有與非集成式嵌入式系統(tǒng)相同的組件，這種系統(tǒng)還提供諸如沖擊、振動(dòng)、工作溫度，以及環(huán)境認(rèn)證之類(lèi)的技術(shù)說(shuō)明。通常這些系統(tǒng)更加昂貴，但一般都帶有集成的軟件開(kāi)發(fā)環(huán)境，且具有更為豐富的I/O選擇。

3、 工業(yè)級(jí)PC------利用現(xiàn)成的PC技術(shù)，工業(yè)級(jí)PC為開(kāi)發(fā)工具及I/O性能提供了更為豐富的選擇。它們也具有許多與其他集成式嵌入式系統(tǒng)相同的技術(shù)說(shuō)明和認(rèn)證，但這種性能是以成本為代價(jià)的，它比前述兩種方案更為昂貴。

基于EVOC EEB PowerPC模塊的集成式嵌入式系統(tǒng)架構(gòu)與圖1所示的簡(jiǎn)單方框圖相似。它使用Freescale PowerPC嵌入式處理器運(yùn)行VxWorks或Linux實(shí)時(shí)操作系統(tǒng)。PowerPC通過(guò)內(nèi)部的60X總線或PCI總線與DSP/FPGA相連接。 DSP/FPGA直接連接至AD采集芯片、開(kāi)關(guān)量輸入輸出等外圍接口。

圖2：基于EVOC EEB PowerPC模塊的集成式嵌入式系統(tǒng)示意圖

圖3：EVOC EEB PowerPC模塊框架

縱觀以上兩種設(shè)計(jì)方案，技術(shù)性在其中能不能起到?jīng)Q定性作用，而簡(jiǎn)單的經(jīng)濟(jì)性分析卻是非常必要的。如果最終的利潤(rùn)足大于開(kāi)發(fā)過(guò)程中所花費(fèi)的工程成本投資，那么所做的決定就是明智的。準(zhǔn)確估算自行設(shè)計(jì)方案所花費(fèi)的成本，并不是一個(gè)很簡(jiǎn)單的過(guò)程；如果只是把板卡組件的成本和硬件及軟件的開(kāi)發(fā)時(shí)間相加，那么只能是非常粗略地估算了總投資成本。還應(yīng)該考慮其他的潛在成本才能準(zhǔn)確地評(píng)估實(shí)際的任務(wù)成本。

評(píng)估了工程投資成本后，可使用公式： TPC/(SUP-VCUP)=BEP（其中，TFC為總固定成本，VCUP為單位變動(dòng)成本， BEP為收支平衡點(diǎn)。）簡(jiǎn)單計(jì)算出企業(yè)的收支平衡點(diǎn)。但這并沒(méi)有包含其他潛在成本。不過(guò)，如果選擇了集成式嵌入式系統(tǒng)，不但可以縮短上市時(shí)間，而且早期的利潤(rùn)將會(huì)用于成本優(yōu)化和特性改進(jìn)。通過(guò)這種方案，可以在整個(gè)產(chǎn)品生命周期內(nèi)分?jǐn)偼顿Y成本，而不是在早期的開(kāi)發(fā)過(guò)程中投入所有資金。

那么這樣是否就不用再自行設(shè)計(jì)板卡了呢？當(dāng)然不是。對(duì)于那些對(duì)形狀尺寸有具體要求且具有極高產(chǎn)量的系統(tǒng)，或者技術(shù)要求極為苛刻的系統(tǒng)來(lái)說(shuō)，自行設(shè)計(jì)的方案將更具優(yōu)勢(shì)。而對(duì)于產(chǎn)量相對(duì)較低、技術(shù)復(fù)雜又需要快速上市的產(chǎn)品，使用現(xiàn)成平臺(tái)可以讓供應(yīng)商負(fù)擔(dān)物流和潛在成本，而使設(shè)計(jì)人員可以專(zhuān)注于突出技術(shù)優(yōu)勢(shì)，從而在市場(chǎng)競(jìng)爭(zhēng)中處于領(lǐng)先位置。