ARM公司發(fā)布“Osprey”A9內核競爭Atom

處理器知識產權許可商ARM Holdings plc已經成功開發(fā)出雙內核-A9處理器設計(被稱為Osprey)的兩個實現。

Osprey是40nm硬宏處理器，能夠達到2GHz的時鐘頻率，是ARM公司開發(fā)的最高性能內核之一。該設計看起來非常類似TI公司有望在今年秋季出樣的OMAP-4芯片，它將兩個ARM A9內核集成在單個 內核空間范圍內(參見三星、Intrinsity公司將ARM提升到GHz速率)。

Osprey至少在改變其制造工藝之前會是的有力競爭對手。它采用硬宏的形式，設計使用臺灣臺積電()的40G 40nm制造工藝技術制造。

Osprey硬宏分別針對功耗和性能作了優(yōu)化，而針對性能的優(yōu)化使得ARM處理器完全進入了高性能應用競爭領域。

“Osprey的目標除了性能還是性能。”ARM公司處理器事業(yè)部營銷副總裁 Schorn表示，“我們正在開拓新的市場，比如上網本(netbook)、智能本(smartbook)、移動互聯網設備(MID)、電視和娛樂設備中的消費電子以及企業(yè)連網設備(比如打印機之類)?！?/P>

Osprey本身就是一個雙內核處理器，但沒有人能阻止許可獲得方在裸片上放置多個內核，Schorn指出。雖然ARM仍在等待臺積電公司生產出完整測試的芯片，這將在今年第四季度完成，但前面提到的兩個設計已經可以用于許可，其IP可以在2009年第4季度發(fā)貨。因此用戶應能在2010年內生產出他們自己的SoC。

針對速度優(yōu)化的實現適用于企業(yè)服務器、網絡設備、打印機和其它要求時鐘頻率高達甚至超過2GHz的峰值性能應用。這種內核占用6.7平方毫米的硅片面積，在2GHz時鐘頻率下可以提供10000 DMIPS運算能力，功耗約為1.9瓦。

針對功耗優(yōu)化的實現適用于移動計算設備、智能電腦和要求到1GHz以上時鐘頻率的其它消費電子設備。它占用4.9平方毫米的裸片面積，在時鐘頻率時可以提供4000 DMIPS運算能力，功耗0.5瓦。這兩種實現都將采用臺積電的40G工藝，并支持低漏電GL工藝選項。

上述設計包含一個固定大小的一級緩存，容量是32kB指令和32kB數據，另外還有一個二級緩存控制器，支持128kB到8MB的二級緩存空間。

Schorn聲稱，通過等效性比較，Osprey的規(guī)模在公司采用類似40/45nm工藝技術生產的處理器的1/3至1/4之間。ARM的Osprey還通過了嵌入式微處理器基準聯盟的Coremark基準測試。據ARM介紹，這兩個實現的性能都超過了工作在1.6GHz的Atom N270。針對功耗優(yōu)化的實現可以在時鐘頻率時做到這一點，而針對速度優(yōu)化的版本雖然工作在2GHz，但性能超出達2.5倍。

這個雙內核設計中的每個內核都包含支持圖像和多媒體處理的 引擎和浮點處理單元?！笆聦嵣?，網絡處理并不是或浮點單元的強項。但當你使用硬宏時你必須作出一些艱難的選擇。不過它具有經硅片驗證和實現了的優(yōu)勢?！盨chorn表示。

ARM推出這樣的硬宏已經有段時間了，最早可以追溯到ARM922和ARM926?！癆RM926具有一個可配置的緩存，并且越來越多地使用代工業(yè)務。這些代工廠自己提供低功耗、通用和高性能的多種工藝節(jié)點，因此目標數量有所增加?！盨chorn表示，“但正像我們現在看到的那樣，節(jié)點變化在減少，縮短硬宏生命期的目標數量又在增加。我們希望一次工程能實現多次許可?！?/P>

-A9的最早采納者、ARM公司的半導體合作伙伴已經用低功耗工藝實現了這種處理器內核，Schorn指出?！霸S多合作伙伴使用低功耗工藝，因此我們不準備重復我們的合作伙伴已經做過的工作。低功耗與無線通信很有關系。這種高性能內核另辟溪徑，功效可達Atom的4至5倍?！盨chorn表示。

Osprey硬宏不包含圖形處理器，但有趣的是將要出帶的測試芯片包含?！霸陔pOsprey測試芯片上集成了MALI-400多媒體處理器和MALI-VE視頻引擎?！盨chorn透露。

同樣，Osprey內核不包含Intrinsity公司的Fast14技術，但這種技術被三星公司用于時鐘頻率1GHz以上的Cortex-A8處理器的實現?！癐ntrinsity公司的這種Fast14技術非常神奇，已被應用于Cortex-A8，但Osprey實現沒有采用。不過未來肯定不會棄之不用的?！?/P>

Osprey確實包含了其它ARM低功耗處理器設計中使用的時鐘選通和低功耗設計技術。如果管線中沒有指令，主處理單元是不消耗功率的。設計還使用了6個獨立的電源島以管理性能不作要求時的漏電功率。整個管線可以被關閉，同時數據保持不變，以實現可能的即時加載。緩存?zhèn)蓽y單元和二級緩存控制器單元也能被獨立控制。

Schorn最后總結道：“這與過去的工作已經有天壤之別。通過與合作伙伴的優(yōu)勢互補，可進一步擴展ARM架構的應用范圍。”