Xilinx新版DSP開發(fā)工具提升DSP性能高達(dá)38％

賽靈思公司(xilinx,inc.)日前宣布其dsp開發(fā)工具可將多速率dsp設(shè)計(jì)的fmax性能提升高達(dá)38%，同時還大大提高了易用性。acceldsp綜合工具和systemgeneratorfordsp工具9.2版的發(fā)布，使xilinxxtremedsp解決方案的開發(fā)工具組件提供了更高的性能水平，同時兩種工具間的集成也更為緊密，為同時使用matlab和simulink建模環(huán)境的開發(fā)人員進(jìn)一步簡化了fpga設(shè)計(jì)流程。

　　“新興市場中沒有傳統(tǒng)fpga設(shè)計(jì)經(jīng)驗(yàn)的設(shè)計(jì)團(tuán)隊(duì)們正在快速采用dsp優(yōu)化的fpga，如低成本spartan-3adsp系列和virtex-5平臺fpga?！辟愳`思公司嵌入式和信號處理解決方案營銷總監(jiān)tomfeist說，“systemgeneratorfordsp和acceldsp工具使這些設(shè)計(jì)團(tuán)隊(duì)們能夠?yàn)樗麄儶?dú)特的應(yīng)用基于fpga進(jìn)行實(shí)施的性能、成本和功耗優(yōu)點(diǎn)進(jìn)行快速評估，同時也使得他們可以使用算法和系統(tǒng)級設(shè)計(jì)人員所熟悉的工具和語言充分利用獨(dú)特的fpga器件資源優(yōu)勢，快速開發(fā)出最終的產(chǎn)品設(shè)計(jì)?！?

　　對于無線和國防等典型多速率dsp設(shè)計(jì)開發(fā)人員來說，使用systemgeneratorfordsp9.2版本，在不對現(xiàn)有設(shè)計(jì)進(jìn)行任何修改的情況下，能夠提升fmax性能高達(dá)38%。新版工具采用了一種新的映射算法，其中采用了寄存器復(fù)制技術(shù)，對于多速率設(shè)計(jì)中典型的大扇出網(wǎng)絡(luò)采用了基于負(fù)載遞歸劃分(recursivepartitioning)的布局算法。這些增強(qiáng)的特性提高了易用性、提升了抽象層次，并大大改善了結(jié)果質(zhì)量。對于那些越來越多地選擇可編程邏輯作為硬件平臺卻不太熟悉fpga的設(shè)計(jì)人員來說，這些優(yōu)勢正是他們所需要的。

　　“直到兩年前，我們的調(diào)查結(jié)果還顯示最高的mips數(shù)值始終是開發(fā)團(tuán)隊(duì)為dsp應(yīng)用選擇芯片時設(shè)定的最高標(biāo)準(zhǔn)?！笔袌稣{(diào)研公司forwardconcepts總裁willstrauss說，“但今天，隨著芯片復(fù)雜度的提高和產(chǎn)品上市時間壓力的不斷加大，開發(fā)工具成為影響芯片選擇的關(guān)鍵因素。在滿足設(shè)計(jì)人員需求方面，賽靈思是毫無疑問的領(lǐng)導(dǎo)廠商?！?

賽靈思dsp設(shè)計(jì)環(huán)境

　　xtremedsp設(shè)計(jì)環(huán)境用于在賽靈思fpga中實(shí)現(xiàn)利用matlab和simulink軟件開發(fā)的dsp設(shè)計(jì)，主要由systemgeneratorfordsp工具、acceldsp綜合工具以及豐富的dsp知識產(chǎn)權(quán)(ip)內(nèi)核組成。與需要不同算法開發(fā)和rtl編碼步驟的分立式設(shè)計(jì)流程不同，systemgeneratorfordsp提供了一個綜合的建模和驗(yàn)證環(huán)境，從在simulink中完成最初的設(shè)計(jì)輸入直至最終的fpga設(shè)計(jì)收斂，整個流程非常平滑，不需要學(xué)習(xí)或使用傳統(tǒng)的rtl設(shè)計(jì)方法。acceldsp綜合工具是一個基于matlab語言的高級工具，主要用于針對賽靈思fpga的dsp模塊設(shè)計(jì)，可將浮點(diǎn)至定點(diǎn)轉(zhuǎn)換過程自動化、生成可綜合的vhdl或verilog代碼，并為驗(yàn)證過程創(chuàng)建測試基準(zhǔn)向量。設(shè)計(jì)人員可以從matlab算法生成定點(diǎn)cordially,++模型或systemgenerator模塊。

價格和供貨情況

　　systemgeneratorfordsp工具和acceldsp綜合工具單獨(dú)出售，單價分別為995美元和4995美元，現(xiàn)在即可供貨