Altera推出收發(fā)器Stratix II GX與 Quartus II軟件5.1版

altera推出第三代具嵌入式串行收發(fā)器的fpga—stratixiigx，該組件采tsmc90nm制程，針對(duì)信號(hào)完整性的最佳化設(shè)計(jì)，具備多重gigabit收發(fā)器模塊，低功耗收發(fā)器數(shù)量高達(dá)20個(gè)，工作速率在622mbps至6.375gbps之間，滿足了當(dāng)今和未來高速設(shè)計(jì)的需求。

　　altera表示其根據(jù)客戶需求和今后的協(xié)議發(fā)展趨勢，仔細(xì)選擇了stratixiigx收發(fā)器的數(shù)據(jù)范圍，所以該收發(fā)器模塊全面支持多種廣泛應(yīng)用的協(xié)議，包括pciexpress、串行數(shù)據(jù)接口（sdi）、xaui、sonet、gigabitethernet、serialliteii、serialrapidio和通用電氣接口6gbps長距離和短距離（cei-6g-lr/sr）等。此外，altera并提供完整的系統(tǒng)解決方案，包括知識(shí)產(chǎn)權(quán)（ip）、系統(tǒng)模型、參考設(shè)計(jì)、信號(hào)完整性工具和支持附件等，可協(xié)助工程師迅速完成設(shè)計(jì)。

　　stratixiigxfpga采用片內(nèi)動(dòng)態(tài)可編程發(fā)送預(yù)加重、接收均衡和輸出電壓控制技術(shù)優(yōu)化眼圖。而且，通過改進(jìn)的封裝和芯片設(shè)計(jì)優(yōu)化技術(shù)，可設(shè)計(jì)實(shí)現(xiàn)標(biāo)準(zhǔn)i/o同類最佳的信號(hào)完整性。而其收發(fā)器每通道6.375gbps時(shí)，功耗僅為225mw。此外，該組件在四個(gè)區(qū)域布置其收發(fā)器，每個(gè)由兩個(gè)不同的時(shí)鐘源驅(qū)動(dòng)，每個(gè)時(shí)鐘源可采用一個(gè)高速和一個(gè)低速鎖相環(huán)（pll）。這種時(shí)鐘和pll組合支持四種不同的數(shù)據(jù)速率，與競爭器件采用的單個(gè)pll相比，能夠極大的降低功耗。其等價(jià)邏輯單元（le）數(shù)量高達(dá)132,540，嵌入式內(nèi)存達(dá)到6.7mbits，高密度嵌入式內(nèi)存提高了頻寬。

　　altera亦同時(shí)推出quartusii設(shè)計(jì)軟件5.1版，包含可編程邏輯功耗分析和最佳化的高階工具powerplay技術(shù)套件和quartusii漸進(jìn)式設(shè)計(jì)流程，可支持設(shè)計(jì)stratixiigxfpga系列。quartusii軟件5.1版在效能方面的增強(qiáng)，包括對(duì)流行的megacore硅智財(cái)(ip)功能全面、即刻的授權(quán)使用，以及外部邏輯分析儀接口等；并可支持可編程邏輯和結(jié)構(gòu)化asic設(shè)計(jì)，以達(dá)到最佳效能。與quartusii軟件5.0版相比，5.1版的功耗最佳化特性平均降低了20%的動(dòng)態(tài)功耗，而alterastratixii組件則達(dá)到了60%。

　　altera訂購套件現(xiàn)在含有對(duì)部分流行megacore功能的全面授權(quán)，幫助工程師縮短設(shè)計(jì)時(shí)間。工程師不但可以使用signaltapii嵌入式邏輯分析儀特性，還可以使用新的邏輯分析儀接口功能，在利用邏輯分析儀進(jìn)行板級(jí)除錯(cuò)時(shí)，能夠掌握內(nèi)部fpga節(jié)點(diǎn)的情況。

　　quartusii設(shè)計(jì)軟件支持主流操作系統(tǒng)，包括windowsxp、windows2000、sunsolaris8和9、redhatlinux8.0、enterprise3.0ws和hp-ux11.0。altera將于2006年第一季度提工stratixiigx系列第一個(gè)型號(hào)的樣本，客戶現(xiàn)在可以采用hspice模型和quartusii設(shè)計(jì)軟件5.1進(jìn)行設(shè)計(jì)。