下一代FPGA有望實(shí)現(xiàn)突破性優(yōu)勢

本白皮書介紹為什么電信帶寬和基礎(chǔ)設(shè)施促進(jìn)了FPGA功能的增強(qiáng)，以及ASIC和ASSP面臨的商業(yè)挑戰(zhàn)，可編程邏輯器件(PLD)定制方法是怎樣支持FPGA功能的跨越式發(fā)展。本文還簡要介紹了下一代FPGA和SoC系列品。

引言

最新發(fā)布的FPGA是硬件規(guī)劃人員、軟件開發(fā)人員和系統(tǒng)設(shè)計(jì)人員實(shí)現(xiàn)其下一代產(chǎn)品目標(biāo)的關(guān)鍵支撐因素。大量的電信基礎(chǔ)設(shè)施成指數(shù)增長的帶寬需求以及各行業(yè)使用這些帶寬的需求使得現(xiàn)有硬件和軟件解決方案很難滿足性能要求，也難以達(dá)到成本和功耗目標(biāo)。ASIC、ASSP和獨(dú)立處理器遇到了發(fā)展瓶頸，PLD公司很難解決固有的成本問題。而同時(shí)，大量最終應(yīng)用對帶寬的要求越來越高，要求PLD公司通過不同的工具和選擇來滿足各種需求。通過這些選擇并且能夠高效應(yīng)用它們的PLD公司將為硬件和軟件開發(fā)人員帶來突破性優(yōu)勢，幫助他們開發(fā)下一代產(chǎn)品。

　　日益增長的帶寬和靈活性需求促使功能實(shí)現(xiàn)突破

智能電話和其他便攜式設(shè)備越來越多的功能是促使系統(tǒng)性能大幅度提高的原因所在，下一代FPGA將體現(xiàn)這些系統(tǒng)性能。移動(dòng)帶寬的爆炸式增長對無線、固網(wǎng)和數(shù)據(jù)中心體系結(jié)構(gòu)功能產(chǎn)生了巨大的需求。智能電話數(shù)量增長速率呈個(gè)位百分比，而智能電話的功能越來越多，這些設(shè)備的用戶不斷要求提高帶寬。這主要是高質(zhì)量視頻帶寬需求造成的。2012年，智能電話數(shù)據(jù)平均使用量增長了81%。思科預(yù)計(jì)到2017年，移動(dòng)流量每年會(huì)增長66%，三分之二的移動(dòng)流量是視頻內(nèi)容。此時(shí)，移動(dòng)網(wǎng)絡(luò)速度將會(huì)提高七倍，4G網(wǎng)絡(luò)承載了45%的流量(1)(參見圖1)。

圖1.思科預(yù)測到2017年，移動(dòng)流量達(dá)到每月11.2Exabytes

下面簡要介紹了三種基礎(chǔ)設(shè)施應(yīng)用，在這些例子中，解釋了為什么硬件和軟件開發(fā)人員通過FPGA來實(shí)現(xiàn)其下一代產(chǎn)品帶寬、性能、功耗和成本目標(biāo)。

■無線遠(yuǎn)程射頻單元

■400G固網(wǎng)通道卡

■數(shù)據(jù)中心

無線遠(yuǎn)程射頻單元

在大投入的無線基礎(chǔ)設(shè)施市場上，電信運(yùn)營商要求帶寬更高更快，而成本更低。速度越快，運(yùn)營商的成本就越低，就可以部署更多的系統(tǒng)，覆蓋更多的區(qū)域，為用戶提供更快的服務(wù)——這是很大的優(yōu)勢。這些公司的產(chǎn)品策略是盡可能一直保持?jǐn)?shù)據(jù)通路寬度不變，提高時(shí)鐘頻率。即將出現(xiàn)的遠(yuǎn)程射頻單元將采用FPGA為復(fù)雜功能提供500MHz內(nèi)核性能，例如，實(shí)現(xiàn)數(shù)字預(yù)失真算法等。這保護(hù)了他們在射頻體系結(jié)構(gòu)上的投入，支持他們覆蓋更寬的射頻(RF)帶寬。對此，他們尋求更好的投資回報(bào)，只需要很少的工作就能夠完成重新規(guī)劃解決方案。

而且，他們能夠很快獲得這些新產(chǎn)品，從而增強(qiáng)了產(chǎn)品及時(shí)面市優(yōu)勢。他們還需要降低運(yùn)營成本，降低每比特的成本，這是因?yàn)槊恳灰苿?dòng)用戶的收入增長率要遠(yuǎn)遠(yuǎn)低于每一用戶的數(shù)據(jù)流量增長率。這樣，通過加寬數(shù)據(jù)通路，在更小而功效很高的FPGA上開發(fā)高功效設(shè)計(jì)，他們可以實(shí)現(xiàn)這一目標(biāo)。

400G通道卡

提高FPGA性能的另一推動(dòng)因素是更新網(wǎng)絡(luò)通信基礎(chǔ)設(shè)施的需求。下一代400G和現(xiàn)在的100G通道卡將極大的增強(qiáng)系統(tǒng)功能。下一代系統(tǒng)帶寬增長四倍，遠(yuǎn)遠(yuǎn)大于以前的系統(tǒng)。

這類市場處于起步階段，因此，公司不會(huì)冒險(xiǎn)開發(fā)ASIC或者ASSP來實(shí)現(xiàn)這一目標(biāo)。集成多個(gè)每秒56gigabits(Gbps)和28Gbps收發(fā)器解決方案可以滿足這一帶寬需求，但這只是解決方案的一部分。還需要更多、更快的邏輯來滿足更高的帶寬需求。但是，由于設(shè)備使用空間并沒有改變，因此，功耗指標(biāo)受限。網(wǎng)絡(luò)基礎(chǔ)設(shè)施不會(huì)接受功耗隨帶寬線性增長的解決方案。對于400G帶寬每秒6億數(shù)據(jù)包的包處理和流量管理應(yīng)用，調(diào)整數(shù)據(jù)通路寬度和頻率能夠緩解數(shù)據(jù)通路處理功能，但是無法調(diào)整調(diào)度等控制通路處理功能。因此，在各方面都需要提高器件性能，包括：處理、存儲(chǔ)器接口、IO接口，等等。FPGA一直是最吸引人的解決方案，但是公司要加大在每瓦高性能體系結(jié)構(gòu)、收發(fā)器和工藝技術(shù)上的投入，大幅度增強(qiáng)功能，解決這一難題。

數(shù)據(jù)中心

通過這些新的無線設(shè)施上傳或者下載的所有數(shù)據(jù)和視頻會(huì)通過新的400G數(shù)據(jù)包處理基礎(chǔ)設(shè)施，也需要進(jìn)行存儲(chǔ)和處理。計(jì)算功耗和計(jì)算成本是數(shù)據(jù)中心的關(guān)鍵指標(biāo)。數(shù)據(jù)中心越來越多的使用了FPGA進(jìn)行數(shù)據(jù)訪問、計(jì)算和網(wǎng)絡(luò)加速。數(shù)據(jù)中心服務(wù)器的瓶頸在于對數(shù)據(jù)的訪問。最新的處理器內(nèi)核越來越多，但是，外部存儲(chǔ)器和數(shù)據(jù)帶寬卻跟不上計(jì)算能力的增長。很多服務(wù)器只達(dá)到平均利用率，距離峰值處理能力還很遠(yuǎn)。這些服務(wù)器非常適合采用FPGA進(jìn)行加速。通過FPGA實(shí)現(xiàn)硬件加速是替代這些處理器的好方法，它解決了處理器軟件無法克服的性能瓶頸。

其他應(yīng)用也通過FPGA來滿足其越來越高的帶寬需求，例如，視頻內(nèi)容提供商轉(zhuǎn)向4K視頻，還有云計(jì)算和國防情報(bào)應(yīng)用等。這些應(yīng)用面臨同樣的問題。如果需要了解詳細(xì)信息，請參考微軟研究：加速大規(guī)模數(shù)據(jù)中心服務(wù)的可配置架構(gòu)。

　　ASIC和ASSP應(yīng)用面臨越來越大的商業(yè)挑戰(zhàn)

ASIC設(shè)計(jì)需要很長的時(shí)間投放市場、很高的前端資金投入以及大批量產(chǎn)出才能實(shí)現(xiàn)回報(bào)等，這些因素使得ASIC的投入風(fēng)險(xiǎn)非常大，只有很少的公司會(huì)承擔(dān)這種風(fēng)險(xiǎn)。對于28nmASIC，ASIC工具模板和封裝的流片(NRE)成本、知識(shí)產(chǎn)權(quán)(IP)許可以及物理設(shè)計(jì)服務(wù)等成本很容易超過1千萬美元，在很多情況下，20nm或者14nmFPGA能夠解決這些問題。相對于ASIC，雖然目前的FPGA需要嚴(yán)格的仿真驗(yàn)證，但是，與標(biāo)準(zhǔn)單元ASIC設(shè)計(jì)相比，實(shí)驗(yàn)室測試以及能夠?qū)PGA重新編程等方法有效的降低了人工投入。FPGA組件價(jià)格雖然可能高于同樣復(fù)雜的ASIC，但是應(yīng)該考慮總體擁有成本。標(biāo)準(zhǔn)單元ASIC的收支平衡點(diǎn)在不斷提高，前沿CMOS技術(shù)使得FPGA更復(fù)雜，性能更好，功耗更低，而這是ASIC難以實(shí)現(xiàn)的。

與FPGA和ASSP相比，低成本工藝節(jié)點(diǎn)會(huì)降低ASIC的優(yōu)勢，這是因?yàn)檫@些解決方案會(huì)把客戶集中到更先進(jìn)的工藝節(jié)點(diǎn)上，更具價(jià)格和性能競爭優(yōu)勢。目前的FPGA使用28nm工藝，很快將采用20nm以及更小的工藝技術(shù)。但是，大部分新ASIC設(shè)計(jì)要落后兩到三個(gè)節(jié)點(diǎn)，甚至更多。差距越大，F(xiàn)PGA在價(jià)格、性能和集成度上就越具有吸引力。請參見圖2。

圖2.新設(shè)計(jì)的可編程邏輯和ASIC主要工藝節(jié)點(diǎn)對比

Gartner預(yù)測，到2016年，ASIC設(shè)計(jì)總數(shù)量每年會(huì)下降3.8%。而且，每過一年，每一設(shè)計(jì)都要求更高的產(chǎn)量才能獲得收益(3)。只有大公司能夠在市場上獲得ASIC成本回報(bào)，對于大部分公司，ASSP和FPGA成為唯一的可行選擇。

但是，ASSP價(jià)值地位也在下降，原因如下：

■提高處理器性能的挑戰(zhàn)

■突出產(chǎn)品優(yōu)勢的需求

■響應(yīng)市場的需求(產(chǎn)品及時(shí)面市)

■在可重新配置上不夠靈活

硬件規(guī)劃人員以前能夠借助越來越高的處理器頻率和越來越多的處理器內(nèi)核來提高他們下一產(chǎn)品的系統(tǒng)性能。但是現(xiàn)在，由于處理器頻率并沒有隨時(shí)間大幅度增長，而是通過增加處理器內(nèi)核數(shù)量以實(shí)現(xiàn)并行工作，無法解決性能瓶頸問題，因此，硬件規(guī)劃人員不能再采用這一方法來提高性能。很多硬件規(guī)劃人員的解決方案是開發(fā)專用硬件，以解決這些軟件瓶頸。

開發(fā)處理器使用的專用增強(qiáng)IP有助于解決這些難題。但是，競爭公司也可以使用讓ASSP優(yōu)于前一代產(chǎn)品的硬件加速功能。此外，無法通過使用ASSP來解決某些特殊軟件的瓶頸。

ASSP的關(guān)鍵優(yōu)勢在于產(chǎn)品快速面市，但并不總是如此。需要ASSP特殊功能的小公司無法獲得他們最需要的型號(hào)或何時(shí)將產(chǎn)品投放市場。大公司也得依靠供應(yīng)商為他們提供所需要的產(chǎn)品。但是，他們能得到這些型號(hào)產(chǎn)品，其他公司也能得到。FPGA是克服這些ASIC和ASSP固有問題的好方法，在今后的產(chǎn)品中甚至能進(jìn)一步增強(qiáng)功能。