當(dāng)前位置:首頁 > 嵌入式 > 嵌入式硬件
[導(dǎo)讀] 視頻、影像和電信市場的標(biāo)準(zhǔn)推動(dòng)了異構(gòu)可重配置 DSP 硬件平臺的使用。就本文而言,這些平臺包括 DSP 處理器和 FPGA,它們提供的現(xiàn)成硬件解決方案可以解決視頻、影像和電信設(shè)計(jì)中的重

視頻、影像和電信市場的標(biāo)準(zhǔn)推動(dòng)了異構(gòu)可重配置 DSP 硬件平臺的使用。就本文而言,這些平臺包括 DSP 處理器和 FPGA,它們提供的現(xiàn)成硬件解決方案可以解決視頻、影像和電信設(shè)計(jì)中的重大難題,但仍不失產(chǎn)品差異化所需的足夠的可定制性。

據(jù)市場研究公司 Forward Concepts 于 2005 年發(fā)表的一則調(diào)查報(bào)告稱,選擇處理器和 FPGA 的主要標(biāo)準(zhǔn)不是器件本身,而是開發(fā)它們的工具。這一概念對于包含 FPGA 和 DSP 處理器的平臺亦應(yīng)成立。在 DSP 處理器和 FPGA 之間,傳統(tǒng)的 DSP 開發(fā)者通常選擇前者,因?yàn)樵O(shè)計(jì)流程是已知的,而異構(gòu)系統(tǒng)的優(yōu)點(diǎn)則難于評價(jià)??芍匦屡渲玫挠布脚_限制了硬件自由度,設(shè)計(jì)流程因此而具有較高的自動(dòng)化程度。這種自動(dòng)化排除了設(shè)計(jì)的復(fù)雜性,從而在 DSP 設(shè)計(jì)界進(jìn)一步推廣了硬件解決方案的優(yōu)勢。DSP 硬件平臺的優(yōu)點(diǎn)FPGA 和 DSP 處理器具有截然不同的架構(gòu)。在一種器件上非常有效的算法,在另一種器件上卻可能效率非常低。如果目標(biāo)應(yīng)用要求大量的并行處理或最大的多通道流量,那么單純基于 DSP 處理器的硬件系統(tǒng)就可能需要更大的面積、成本或功耗。一個(gè) FPGA 協(xié)處理器僅在一個(gè)器件上就能提供多達(dá) 550 個(gè)并行乘法和累加運(yùn)算,從而以較少的器件和較低的功耗為許多應(yīng)用提供同樣的性能。盡管 FPGA 在處理大量并行數(shù)據(jù)方面出類拔萃,但對于定期系數(shù)更新、決策控制任務(wù)或高速串行數(shù)學(xué)運(yùn)算這類任務(wù)來說,它們的優(yōu)化程度比不上處理器。正是 FPGA 和 DSP 處理器的結(jié)合為廣泛的應(yīng)用提供了制勝的解決方案。例如,對于采用模式識別技術(shù)的智能攝像機(jī)來說,異構(gòu)可重配置 DSP 平臺可以作為理想的選擇。FPGA 的并行處理能力非常適用于圖像分割和特征提取,而視頻和影像 DSP 處理器則更適合統(tǒng)計(jì)模式分類等數(shù)學(xué)密集型任務(wù)。異構(gòu)系統(tǒng)可以更好地利用流水線和并行處理,這對于獲得高幀速率和低延遲來說至關(guān)重要。基于異構(gòu)平臺的設(shè)計(jì)流程的優(yōu)點(diǎn)基于異構(gòu)平臺的設(shè)計(jì)流程把單獨(dú)處理器和 FPGA 設(shè)計(jì)流程采用的設(shè)計(jì)自動(dòng)化概念擴(kuò)展到整個(gè)平臺?;谄脚_設(shè)計(jì)的基本原則是剔除基于硬件系統(tǒng)和基于軟件系統(tǒng)的“中間件”。這樣就可以讓缺乏或完全沒有 FPGA 設(shè)計(jì)經(jīng)驗(yàn)的 DSP 設(shè)計(jì)者能夠評估和利用 FPGA 協(xié)處理器的性能、成本和功耗優(yōu)勢?;谄脚_的設(shè)計(jì)流程應(yīng)能自動(dòng)生成內(nèi)存映射、軟件接口的頭文件和驅(qū)動(dòng)程序文件以及硬件的接口和中斷邏輯。整體系統(tǒng)的改動(dòng)對單個(gè)軟件和硬件組件的影響有限。通過這種自動(dòng)化,開發(fā)者個(gè)人不必再掌握設(shè)計(jì) FPGA 硬件、DSP 處理器應(yīng)用代碼以及接口邏輯和軟件所需的龐雜技術(shù)。設(shè)計(jì) FPGA 協(xié)處理器任何給定的技術(shù)中都有多種方法可以實(shí)現(xiàn)信號處理算法。算法步驟常常受到目標(biāo)硬件的影響。當(dāng)目標(biāo)是異構(gòu) DSP 硬件平臺時(shí),實(shí)現(xiàn)方法的選擇就成了一個(gè)二步過程。您必須首先選擇最合適的硬件器件,然后再確定哪種實(shí)現(xiàn)方法適合該器件。在可重新配置的 DSP 硬件平臺上,處理器將作為主處理單元并且控制 FPGA。而 FPGA 則用作協(xié)處理器(其中,數(shù)據(jù)傳入 DSP 處理器進(jìn)行同步,然后傳出),或者用作預(yù)處理器或后處理器(其中,數(shù)據(jù)從高速接口傳入)。FPGA 的最佳用法取決于系統(tǒng)數(shù)據(jù)速率、格式和運(yùn)行參數(shù)。像德州儀器公司 DSP 的 Code Composer Studio 這類工具包含代碼分析器,用來識別可以下載到 FPGA 的軟件“熱點(diǎn)”。20% 應(yīng)用代碼占用 80% 可用處理器 MIPS 的情況并不罕見。需要一個(gè)接口將 FPGA 連接到硬件平臺上獨(dú)立的 DSP 處理器。可重新配置的 DSP 平臺通常能支持較多通用接口(如德州儀器公司的 16/32/64 位 Tic6x DSP 擴(kuò)展存儲器接口 (EMIF),適用于系統(tǒng)控制和協(xié)處理任務(wù))和較多高速串行接口(如 SRIO 或視頻接口,用于預(yù)處理和后處理操作)。系統(tǒng)中加入 FPGA 協(xié)處理器后,軟件實(shí)現(xiàn)就將由算法描述轉(zhuǎn)變?yōu)閿?shù)據(jù)傳遞與函數(shù)控制。對于應(yīng)用軟件開發(fā)者來說,F(xiàn)PGA 協(xié)處理器將顯示為一個(gè)硬件加速器,可以通過函數(shù)調(diào)用對其進(jìn)行訪問。Xilinx 解決方案在MathWorks 的 Simulink 和 MATLAB 建模環(huán)境的基礎(chǔ)上,Xilinx 為 FPGA 提供了一個(gè)完整的 DSP 開發(fā)環(huán)境。浮點(diǎn) MATLAB 中所描述的算法可以用 AccelDSP 合成到 Xilinx? FPGA 的 DSP 功能模塊中。System Generator 允許用 Simulink 將這些模塊與一個(gè)由 90 多個(gè)經(jīng) Xilinx 優(yōu)化的 DSP 模塊組成的庫結(jié)合起來,從而形成完整的基于 FPGA 的 DSP 系統(tǒng)。System Generator 支持硬件協(xié)同驗(yàn)證,用硬件上運(yùn)行的實(shí)現(xiàn)過程取代部分軟件模擬。這樣,您就可以驗(yàn)證硬件中的實(shí)現(xiàn)過程并且加速 Simulink 的模擬。現(xiàn)在的 System Generator 在 FPGA 協(xié)處理器與德州儀器的 DSP 處理器之間自動(dòng)生成基礎(chǔ)架構(gòu),以這種方式支持基于平臺的設(shè)計(jì)。這種支持針對平臺,最初是為 Xilinx 視頻協(xié)處理套件提供的。System Generator 將來的版本將包括對其他平臺的支持。用這種新型的自動(dòng)方法,System Generator 通過一些叫做“共享存儲器”的特殊模塊在軟硬件之間提供一個(gè)抽象層。對于硬件開發(fā)者來說,這種共享存儲器的作用相當(dāng)于 FIFO、RAM 或寄存器的一個(gè)端口。數(shù)據(jù)傳入和傳出 FPGA 的操作是通過對應(yīng)用軟件中的共享寄存器之一執(zhí)行一個(gè)簡單函數(shù)調(diào)用來完成的,此函數(shù)調(diào)用在 System Generator 自動(dòng)生成的驅(qū)動(dòng)程序文件中予以定義。這個(gè)流程還支持中斷生成,以實(shí)現(xiàn)處理器和協(xié)處理器之間的有效執(zhí)行。結(jié)論FPGA 的并行處理能力可大大改善視頻、影像和電信應(yīng)用的性能、成本效率和功耗,這些應(yīng)用或者已經(jīng)受益于并行 DSP 處理,或者需要優(yōu)化的多通道處理。依托基于平臺設(shè)計(jì)方法的異構(gòu)可重配置 DSP 平臺使不熟悉 FPGA 設(shè)計(jì)的傳統(tǒng) DSP 設(shè)計(jì)者能夠快速評估 FPGA 協(xié)處理器為其特定應(yīng)用帶來的好處。

本站聲明: 本文章由作者或相關(guān)機(jī)構(gòu)授權(quán)發(fā)布,目的在于傳遞更多信息,并不代表本站贊同其觀點(diǎn),本站亦不保證或承諾內(nèi)容真實(shí)性等。需要轉(zhuǎn)載請聯(lián)系該專欄作者,如若文章內(nèi)容侵犯您的權(quán)益,請及時(shí)聯(lián)系本站刪除。
換一批
延伸閱讀

9月2日消息,不造車的華為或?qū)⒋呱龈蟮莫?dú)角獸公司,隨著阿維塔和賽力斯的入局,華為引望愈發(fā)顯得引人矚目。

關(guān)鍵字: 阿維塔 塞力斯 華為

加利福尼亞州圣克拉拉縣2024年8月30日 /美通社/ -- 數(shù)字化轉(zhuǎn)型技術(shù)解決方案公司Trianz今天宣布,該公司與Amazon Web Services (AWS)簽訂了...

關(guān)鍵字: AWS AN BSP 數(shù)字化

倫敦2024年8月29日 /美通社/ -- 英國汽車技術(shù)公司SODA.Auto推出其旗艦產(chǎn)品SODA V,這是全球首款涵蓋汽車工程師從創(chuàng)意到認(rèn)證的所有需求的工具,可用于創(chuàng)建軟件定義汽車。 SODA V工具的開發(fā)耗時(shí)1.5...

關(guān)鍵字: 汽車 人工智能 智能驅(qū)動(dòng) BSP

北京2024年8月28日 /美通社/ -- 越來越多用戶希望企業(yè)業(yè)務(wù)能7×24不間斷運(yùn)行,同時(shí)企業(yè)卻面臨越來越多業(yè)務(wù)中斷的風(fēng)險(xiǎn),如企業(yè)系統(tǒng)復(fù)雜性的增加,頻繁的功能更新和發(fā)布等。如何確保業(yè)務(wù)連續(xù)性,提升韌性,成...

關(guān)鍵字: 亞馬遜 解密 控制平面 BSP

8月30日消息,據(jù)媒體報(bào)道,騰訊和網(wǎng)易近期正在縮減他們對日本游戲市場的投資。

關(guān)鍵字: 騰訊 編碼器 CPU

8月28日消息,今天上午,2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會開幕式在貴陽舉行,華為董事、質(zhì)量流程IT總裁陶景文發(fā)表了演講。

關(guān)鍵字: 華為 12nm EDA 半導(dǎo)體

8月28日消息,在2024中國國際大數(shù)據(jù)產(chǎn)業(yè)博覽會上,華為常務(wù)董事、華為云CEO張平安發(fā)表演講稱,數(shù)字世界的話語權(quán)最終是由生態(tài)的繁榮決定的。

關(guān)鍵字: 華為 12nm 手機(jī) 衛(wèi)星通信

要點(diǎn): 有效應(yīng)對環(huán)境變化,經(jīng)營業(yè)績穩(wěn)中有升 落實(shí)提質(zhì)增效舉措,毛利潤率延續(xù)升勢 戰(zhàn)略布局成效顯著,戰(zhàn)新業(yè)務(wù)引領(lǐng)增長 以科技創(chuàng)新為引領(lǐng),提升企業(yè)核心競爭力 堅(jiān)持高質(zhì)量發(fā)展策略,塑強(qiáng)核心競爭優(yōu)勢...

關(guān)鍵字: 通信 BSP 電信運(yùn)營商 數(shù)字經(jīng)濟(jì)

北京2024年8月27日 /美通社/ -- 8月21日,由中央廣播電視總臺與中國電影電視技術(shù)學(xué)會聯(lián)合牽頭組建的NVI技術(shù)創(chuàng)新聯(lián)盟在BIRTV2024超高清全產(chǎn)業(yè)鏈發(fā)展研討會上宣布正式成立。 活動(dòng)現(xiàn)場 NVI技術(shù)創(chuàng)新聯(lián)...

關(guān)鍵字: VI 傳輸協(xié)議 音頻 BSP

北京2024年8月27日 /美通社/ -- 在8月23日舉辦的2024年長三角生態(tài)綠色一體化發(fā)展示范區(qū)聯(lián)合招商會上,軟通動(dòng)力信息技術(shù)(集團(tuán))股份有限公司(以下簡稱"軟通動(dòng)力")與長三角投資(上海)有限...

關(guān)鍵字: BSP 信息技術(shù)
關(guān)閉
關(guān)閉