DSP和CPLD增強(qiáng)數(shù)據(jù)采集的可擴(kuò)展性

在IC卡公用電話系統(tǒng)中，在線式公用電話由于其具有保密性高、可擴(kuò)展性強(qiáng)等特點(diǎn)，已逐漸獲得人們的青睞。這種公用電話系統(tǒng)被置于終端和交換機(jī)之間，對(duì)兩者的信號(hào)進(jìn)行調(diào)制、解調(diào)以及其它的運(yùn)算，來完成諸如卡驗(yàn)證、終端維護(hù)、多媒體信號(hào)傳輸?shù)裙ぷ?。與軟件無線電相類似，這種系統(tǒng)的硬件平臺(tái)通用性很強(qiáng)，數(shù)字信號(hào)處理的算法將由專門的芯片來承擔(dān)，所以這種系統(tǒng)可以兼容目前在電話線上應(yīng)用的各種調(diào)制解調(diào)方法，也可以適應(yīng)未來出現(xiàn)的其它調(diào)制解調(diào)標(biāo)準(zhǔn)。

由此可以看出，要實(shí)現(xiàn)這樣一個(gè)系統(tǒng)，數(shù)據(jù)采集是一個(gè)非常重要的方面。為了節(jié)約成本和提高DSP芯片的利用率，在這個(gè)系統(tǒng)中，一片DSP要承擔(dān)16個(gè)通道的運(yùn)算。從數(shù)據(jù)采集的角度來說，由于通道同時(shí)對(duì)應(yīng)著終端和交換機(jī)兩端，故DSP需要高速采集32個(gè)通道的數(shù)據(jù)。另外，高速ADC的出現(xiàn)和DSP性能的不斷提高也對(duì)系統(tǒng)將來的升級(jí)提出了要求。所以對(duì)數(shù)據(jù)采集部分來說，高速、可擴(kuò)展性是兩具非常重要的指標(biāo)。實(shí)現(xiàn)的系統(tǒng)就是以這兩個(gè)指標(biāo)為指導(dǎo)的。

目前的高速多通道數(shù)據(jù)采集系統(tǒng)一般有以下幾種實(shí)現(xiàn)方法：一是直接采用高速的多通道模/數(shù)轉(zhuǎn)換芯片，這些芯片有專門設(shè)計(jì)的與DSP接口的部分，但是這些芯片一般價(jià)格都非常昂貴；二是直接用FPGA完成整個(gè)的采集過程，這將耗費(fèi)FPGA巨大的資源；三是DSP和模/數(shù)轉(zhuǎn)換芯片的地址以及數(shù)據(jù)總線直接相接，通過單片機(jī)控制轉(zhuǎn)換等過程，這種方法雖然便宜，但是可擴(kuò)展性太差。綜上所述，提出一種通過CPLD實(shí)現(xiàn)接口，將模擬轉(zhuǎn)換通道映射到DSP的I/O設(shè)備空間甚至內(nèi)存空間的方法。這種方法大大提高了DSP可以訪問的外設(shè)數(shù)目；同時(shí)由于DSP不直接與模/數(shù)轉(zhuǎn)換模塊接口，所以ADC芯片的升級(jí)或者替代都不會(huì)影響原來的數(shù)據(jù)采集；而且采用了時(shí)分復(fù)用方式讀取轉(zhuǎn)換完成的數(shù)據(jù)，因此這個(gè)系統(tǒng)數(shù)據(jù)采集速率可以達(dá)到所采用的ADC芯片輸出的最高速率。

DSP雖然在算法處理上功能很強(qiáng)大，但其控制功能是非常弱的；而CPLD本身并不具有內(nèi)部寄存器，雖然可以用CPLD的邏輯塊來實(shí)現(xiàn)寄存器，但是這將耗費(fèi)大量的CPLD資源。然而，CPLD的強(qiáng)項(xiàng)在于時(shí)序和邏輯控制。本文介紹的多路數(shù)據(jù)采集系統(tǒng)就是充分利用了DSP和CPLD的優(yōu)點(diǎn)，將多個(gè)A/D轉(zhuǎn)換單元通過CPLD映射到DSP的I/O地址空間，利用CPLD屏蔽A/D轉(zhuǎn)換的初始化以及讀寫操作過程，使得DSP可以透過CPLD這個(gè)"黑匣子"快速、準(zhǔn)確地獲取數(shù)據(jù)。

1 數(shù)據(jù)采集系統(tǒng)框架

整個(gè)數(shù)據(jù)采集系統(tǒng)主要由DSP處理模塊、CPLD接口模塊和ADC陣列三個(gè)部分組成，如圖1所示。透過這樣一個(gè)結(jié)構(gòu)，DSP可以在未知ADC的控制方式的情況下，定時(shí)地以訪問外設(shè)的方式來獲得總共32個(gè)通道的模/數(shù)轉(zhuǎn)換后的數(shù)據(jù)。

這樣的系統(tǒng)框圖只是完成了一個(gè)完整的數(shù)據(jù)采集功能，至于數(shù)據(jù)的處理以及DSP需要完成的其它功能，此圖并未涉及。但對(duì)于一個(gè)DSP系統(tǒng)來說，數(shù)據(jù)采集在硬件中占據(jù)了很大的比重，這也符合DSP芯片應(yīng)用的原則：用軟件完成大部分的數(shù)字處理算法。

2 各功能模塊的實(shí)現(xiàn)

2.1 ADC陣列的實(shí)現(xiàn)

此數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)目標(biāo)是完成32路信號(hào)的采樣，并且要求每路的采樣率為50kHz。所以，這樣一個(gè)系統(tǒng)達(dá)到的整體采樣率為32×50k=1.6MHz。

在模/數(shù)轉(zhuǎn)換環(huán)節(jié)，采用的A/D芯片一片一次可以同時(shí)完成4路轉(zhuǎn)換。為了達(dá)到設(shè)計(jì)目標(biāo)，需要8片這樣的芯片。但是，如果直接將8片模/數(shù)轉(zhuǎn)換芯片的數(shù)據(jù)總線全部連接起來輸入到CPLD中或者將CPLD出來的某條控制信號(hào)線直接連接到8片芯片上，那么在驅(qū)上就會(huì)出現(xiàn)總是?；诖朔N考慮，此系統(tǒng)將8片芯片分成兩組，每組4片，然后從CPLD中引出兩組數(shù)據(jù)總線以及兩級(jí)控制總線分別對(duì)它們實(shí)現(xiàn)控制。這樣就能很好地解決芯片的驅(qū)動(dòng)問題。圖2就是其中一組芯片的連接架構(gòu)圖。

從這個(gè)架構(gòu)圖可以看出，這4片A/D轉(zhuǎn)換芯片除了片選控制信號(hào)以外，其它的數(shù)據(jù)總線以及控制總線全部是分別連在一起的。將片選控制與其它控制分開的原因在于：芯片的初始化以及轉(zhuǎn)換過程需要同時(shí)完成，但是轉(zhuǎn)換后數(shù)據(jù)的輸出則分則完成。 要實(shí)現(xiàn)這樣的控制時(shí)序，各個(gè)階段對(duì)芯片的片選控制如下：在初始化階段，所以A/D芯片的片選信號(hào)有效，此時(shí)可以對(duì)每片芯片寫入相同的模式選擇信號(hào)，同時(shí)啟動(dòng)采樣脈沖和轉(zhuǎn)換脈沖；在轉(zhuǎn)換階段，所有片選信號(hào)全部無效，此時(shí)芯片本身在內(nèi)部完成模/數(shù)轉(zhuǎn)換，同時(shí)將轉(zhuǎn)換完成的數(shù)據(jù)放置在芯片內(nèi)部的寄存器中；在數(shù)據(jù)輸出階段，首先是第一片芯片的片選有效，此時(shí)若有一個(gè)脈沖下降沿到A/D芯片的RD端口，則芯片1的轉(zhuǎn)換完成，第一路數(shù)據(jù)將浮出到數(shù)據(jù)總線上，而其它芯片由于片選信號(hào)無效，雖然有RD輸入也不會(huì)有數(shù)據(jù)輸出，不會(huì)造成總線沖突。對(duì)于芯片1而言，接下來的幾個(gè)RD脈沖可以分別使得轉(zhuǎn)換完成后的幾路數(shù)據(jù)浮現(xiàn)在數(shù)據(jù)總線上。芯片1的數(shù)據(jù)全部輸出完成后，片選1無效，此時(shí)可使芯片2的片選信號(hào)有效。依此類推，就可以完成4片芯片的轉(zhuǎn)換及數(shù)據(jù)輸出