Xilinx推出全球性能最高的可配置DSP解決方案

全球可編程邏輯解決方案領導廠商賽靈思公司（ xilinx, inc. (nasdaq: xlnx) ）今天宣布其屢獲殊榮的65nm virtex-5 sxt fpga平臺新增針對高性能數(shù)字信號處理（dsp）而優(yōu)化的virtex™-5 sxt240t器件。該器件高達528gmacs的乘法累加性能和超過190 gflops的單精度浮點dsp性能，為廣播視頻、醫(yī)療成像、無線通信、國防和高性能計算等應用的開發(fā)人員提供了全球性能最高的可配置dsp解決方案。　　“支持高分辨率（hd）視頻的廣播設備制造商要求比標準分辨率（sd）設計高出五倍以上的處理能力?！睘轭I先廣電企業(yè)和視頻測試設備供應商提供設計咨詢服務的omnitek公司總經(jīng)理roger fawcett說：“與市場上的任何其它fpga器件相比，virtex-5 sx240t能夠更好地滿足廣播和數(shù)字相機高級視頻處理算法所提出的計算需求?！薄　⌒峦瞥龅倪@款65nm virtex-5 sxt240t器件集成了1056個25 x 18 位的dsp48e邏輯片，設計人員可結合專用布線資源實現(xiàn)可擴展的信號處理鏈。每個dsp48e 邏輯片典型動態(tài)功耗僅為1.4mw/100mhz ，不需要犧牲性能即可實現(xiàn)高效的電源管理。此外，sx240t擁有超過18mbit的塊ram用于存儲數(shù)據(jù)和系數(shù)，還有24個高速gtp串行收發(fā)器，每個都可支持高達3.75gbps的數(shù)據(jù)速率。更高的dsp帶寬結合存儲器和高速串行連接使設計人員可以在印刷電路板上使用更少的器件，從而降低總體系統(tǒng)成本和功耗，與此同時仍然可以滿足嚴格的性能要求?！　橹С謘xt240t器件，賽靈思還推出了浮點運算（fpo）ip內核 4.0版。新版fpo ip內核優(yōu)化使用25 x 18 位的dsp邏輯片來完成浮點乘法運算，所需的資源僅為此前版本的一半。sxt240t 器件和fpo ip 內核相結合可以為高性能計算、醫(yī)療成像和國防應用提供超過190 gflops單精度浮點dsp性能。如此高的dsp性能使 sxt240t 的單精度浮點乘法運算能力比競爭器件高出63%，單精度浮點加法運算能力高出125%。　　“sx240t 器件實現(xiàn)了邏輯、存儲器、信號處理和高速gtp串行收發(fā)器之間的最佳結合，從而可以滿足先進dsp應用的高性能需求?！辟愳`思公司產(chǎn)品開發(fā)副總裁steve douglass說，“作為唯一提供內建pci express® 端點和三模式ethernet mac模塊的fpga系列，virtex-5進一步優(yōu)化了成本并使功耗進一步降低?！薄　tremedsp工具　　設計人員可以利用xtremedsp解決方案開發(fā)工具包（包括 system generator for dsp 和acceldsp™ 綜合工具）創(chuàng)建使用sxt240t 的dsp設計。利用這些工具，可以方便地將利用the mathworks™公司受歡迎的matlab® 和 simulink® dsp 建模環(huán)境開發(fā)的dsp算法在fpga硬件中實現(xiàn)。system generator for dsp 為賽靈思在simulink 環(huán)境中提供了優(yōu)化的dsp 模塊組、網(wǎng)表生成和硬件在環(huán)協(xié)同仿真（hardware-in-the-loop co-simulation）插件。acceldsp綜合工具進一步擴展了這些能力，還包括了定點轉換、設計試探以及浮點matlab算法rtl生成功能。

　　價格和供貨情況　　客戶現(xiàn)在就可以利用最新的ise 10.1.01設計套件開始為下一代產(chǎn)品進行基于sxt240t 的設計。器件的最初樣品將于2008年第3季度提供，并有望于第4季度實現(xiàn)全面量產(chǎn)。這些器件的價格現(xiàn)在就可提供；客戶可以聯(lián)絡賽靈思授權代表獲得報價。浮點運算ip內核v4.0作為ise10.1.01設計套件中內核生成器（core generator）系統(tǒng)標準ip庫的一部分向客戶免費提供。