TMS320C6000系列DSP維特比譯碼程序優(yōu)化設(shè)計(jì)

卷積碼因?yàn)槠渚幋a器簡(jiǎn)單、編碼增益高以及具有很強(qiáng)的糾正隨機(jī)錯(cuò)誤的能力，在通信系統(tǒng)中得到了廣泛的應(yīng)用?；谧畲笏迫粶?zhǔn)則的維特比算法(va)是在加性高斯白噪聲(awgn)信道下性能最佳的卷積碼譯碼算法，也是常用的一種算法。一般來(lái)說(shuō)，實(shí)現(xiàn)軟判決維特比譯碼可以有三種方案供選擇：專(zhuān)用集成電路(asic)芯片、可編程邏輯陣列(fpga)芯片以及數(shù)字信號(hào)處理器(dsp)芯片。參考文獻(xiàn)[3]對(duì)這三種方案的優(yōu)劣做了詳細(xì)的比較。使用dsp芯片實(shí)現(xiàn)譯碼是最為靈活的一種方案，但速度也是最慢的，因?yàn)檎麄€(gè)譯碼過(guò)程都是由軟件來(lái)實(shí)現(xiàn)的。在近年來(lái)興起的軟件無(wú)線(xiàn)電技術(shù)中，要求采用可編程能力強(qiáng)的的器件(dsp、cpu等)代替專(zhuān)用的數(shù)字電路。對(duì)信道編解碼而言，這樣做的優(yōu)點(diǎn)在于只需要在程序上加以少量改動(dòng)，就可以適應(yīng)不同的編碼速率以及各種通信系統(tǒng)所要求的不同的編解碼方法。然而速度的瓶頸限制了dsp譯碼在實(shí)時(shí)系統(tǒng)中的應(yīng)用，因此提高dsp的譯碼速度對(duì)于軟件無(wú)線(xiàn)電有著重要的意義。本文的目的就是通過(guò)對(duì)譯碼程序結(jié)構(gòu)優(yōu)化，來(lái)提高dsp芯片執(zhí)行va算法的速度。1維特比譯碼器首先，需要定義兩個(gè)將在本文中用到的術(shù)語(yǔ)：
輸入幀--每次輸入譯碼器的比特；
輸出幀--對(duì)應(yīng)一個(gè)輸入幀，譯碼器輸出的比特。
圖1所示是卷積碼譯碼器(va算法)的一種典型結(jié)構(gòu)。以(2，1，7)卷積碼為例(輸入幀含2比特，輸出幀為1比特)，來(lái)說(shuō)明譯碼器的三個(gè)主要部分。1．1支路度量計(jì)算單元(bmg)計(jì)算當(dāng)前輸入幀對(duì)應(yīng)的128條支路的路徑度量值，并將其存人支路度量存儲(chǔ)單元(bmm)。1．2加比選單元(acs)將支路度量值與相連的前面的路徑度量值相加得到延伸后的新路徑的度量值；比較連接在同一個(gè)狀態(tài)上的兩條新路徑的度量值；選擇其中度量值較小的那條路徑(幸存路徑)，并將它的度量值存儲(chǔ)到新路徑度量存儲(chǔ)器(sm)中，幸存路徑值(對(duì)應(yīng)編碼狀態(tài)的輸入比特)存儲(chǔ)到路徑存儲(chǔ)器(pm)中。
1．3幸存路徑計(jì)算單元找到64條幸存路徑中度量值最小的一個(gè)(最大似然路徑)，通過(guò)回溯操作(traceback)在pm中找出該路徑對(duì)應(yīng)的所有輸入比特，依次輸出即為譯碼結(jié)果。每輸出一幀，都對(duì)應(yīng)著一次支路單元計(jì)算和64次acs操作。acs操作在總的運(yùn)算時(shí)間里占了很大的比例。程序優(yōu)化的主要工作就是設(shè)法減少每個(gè)acs操作所需要的時(shí)鐘周期數(shù)。2 tms320c6000 dsp芯片的特點(diǎn)tms320c6000系列dsp是基于tms320c6000平臺(tái)的32位浮點(diǎn)dsp處理器。它包含兩個(gè)子系列：用于定點(diǎn)計(jì)算的tms320c62x系列和用于浮點(diǎn)計(jì)算的tms320c67x系列tms320c6000系列cpu結(jié)構(gòu)如圖2所示。時(shí)鐘頻率最高可達(dá)到250mhz。該系列dsp包含兩個(gè)通用的寄存器組a和b，每組有16個(gè)32位的寄存器。芯片內(nèi)含8個(gè)運(yùn)算功能單元：兩個(gè)乘法器(．m1和．m2)；六個(gè)算術(shù)邏輯單元(．l1．l2．s1．s2．d1．d2)。所有單元都能獨(dú)立并行操作。以tm320c6701為例，它的工作頻率最高為167mhz，最快速度可達(dá)8×167=1336mips。
實(shí)際上，要實(shí)現(xiàn)這個(gè)速度存在很多瓶頸，主要有下面幾種限制：(1)功能模塊的限制 8個(gè)功能模塊能夠執(zhí)行的指令不盡相同。在實(shí)際程序中，由于程序流程的限制，指令的位置不能隨便調(diào)換，因此不可能在每一個(gè)時(shí)鐘周期都讓8個(gè)模塊同時(shí)工作。程序優(yōu)化的主要手段就是要提高指令的并行程度，即平均每一周期內(nèi)同時(shí)執(zhí)行的指令數(shù)。(2)交叉路徑(cross path)的限制 每一個(gè)功能模塊都只能對(duì)其所屬的寄存器組中的寄存器進(jìn)行直接操作。例如．l1只能將結(jié)果直接寫(xiě)入寄存器組a。如果要對(duì)另一個(gè)寄存器組執(zhí)行讀或?qū)懖僮?，需要用?交叉路徑"，而整個(gè)cpu中只有兩條交叉路徑。也就是說(shuō)，一個(gè)周期內(nèi)至多能同時(shí)容納兩個(gè)相反方向的交叉讀寫(xiě)。(3)多周期指令的限制 ld命令的功能是將數(shù)據(jù)從存儲(chǔ)器讀到寄存器中，由．d模塊執(zhí)行。但執(zhí)行l(wèi)d命令后必須等待4個(gè)周期才能得到需要的數(shù)據(jù)。類(lèi)似這樣的需要多個(gè)周期才能完成的命令(例如跳轉(zhuǎn)指令b)都成為提高指令并行處理程度的障礙。(4)對(duì)長(zhǎng)數(shù)據(jù)操作的限制 c6000指令集只能以8比特、16比特、32比特或者40比特為單位對(duì)數(shù)據(jù)進(jìn)行操作。3 va在dsp上的優(yōu)化實(shí)現(xiàn)acs操作是整個(gè)va算法中運(yùn)算量最大的部分。在通常的程序設(shè)計(jì)中，使用一種對(duì)稱(chēng)的蝶形運(yùn)算實(shí)現(xiàn)acs操作，每次可以完成兩個(gè)acs操作。因此優(yōu)化的核心