stm32 NVIC中斷管理實現(xiàn)

時間：2017-12-13 23:26:03

關(guān)鍵字： nvic 中斷管理存儲技術(shù) 直接操作寄存器

手機看文章

掃描二維碼
隨時隨地手機看文章

[導(dǎo)讀]cortex-m3支持256個中端，其中包含了16個內(nèi)核中斷，240個外部中斷。stm32只有84個中斷，包括16個內(nèi)核中斷和68個可屏蔽中斷。stm32f103上只有60個中斷，f107上才有68個中斷。

cortex-m3支持256個中端，其中包含了16個內(nèi)核中斷，240個外部中斷。stm32只有84個中斷，包括16個內(nèi)核中斷和68個可屏蔽中斷。stm32f103上只有60個中斷，f107上才有68個中斷。

中斷是stm32很基礎(chǔ)的一個功能，學(xué)會使用中斷，才可以更好的使用其他的外設(shè)。理解stm32的中斷，必須要先從stm32的中斷優(yōu)先級分組是怎么回事。要理解優(yōu)先級分組，就要先理解什么是先占優(yōu)先級，和次占優(yōu)先級。

先占優(yōu)先級的概念等同于51單片機中的中斷。假設(shè)有兩中斷先后觸發(fā)，已經(jīng)在執(zhí)行的中斷先占優(yōu)先級如果沒有后觸發(fā)的中斷先占優(yōu)先級更高，就會先處理先占優(yōu)先級高的中斷。也就是說又有較高的先占優(yōu)先級的中斷可以打斷先占優(yōu)先級較低的中斷。這是實現(xiàn)中斷嵌套的基礎(chǔ)。

次占優(yōu)先級只在同一先占優(yōu)先級的中斷同時觸發(fā)時起作用，先占優(yōu)先級相同，則優(yōu)先執(zhí)行次占優(yōu)先級較高的中斷。次占優(yōu)先級不會造成中斷嵌套。如果中斷的兩個優(yōu)先級都一致，則優(yōu)先執(zhí)行位于中斷向量表中位置較高的中斷。

還需要注意的一點是這里的中斷優(yōu)先級高是指是指是否更接近0級，0級優(yōu)先級是最高的。

那么最低的優(yōu)先級可以是多少?這就涉及了優(yōu)先級分組的概念。 stm32 通過一個中斷向量控制器(NVIC)，來分配先占優(yōu)先級和次占優(yōu)先級的數(shù)量。

arm cortex-m3 內(nèi)核中擁有一個3位寬度的的PRIGROUP數(shù)據(jù)區(qū)，用來指示一個8位數(shù)據(jù)序列中的小數(shù)點的位置從而表示中斷優(yōu)先級的分組。

舉個例子可以更好的理解：如果PRIGROUP 數(shù)據(jù)位000 即為0 說明8位數(shù)據(jù)序列中小數(shù)位置在第1位的左邊為xxxxxxx.y 用于表示中斷優(yōu)先級的分組的含義就是用7位的數(shù)據(jù)寬度來表示先占優(yōu)先級的數(shù)量即為128 用1位的數(shù)據(jù)寬度來表示次占優(yōu)先級數(shù)量即為 2

所以arm cortex-m3中有2的三次方即為8個優(yōu)先級分組。

但是stm32中只有5個優(yōu)先級分組，表示方法略有不同，參照下表：

MDK中定義的中斷相關(guān)的寄存器結(jié)構(gòu)體為：

typedef struct

{

vu32 ISER[2];

u32 RESERVED0[30];

vu32 ICER[2];

u32 RSERVED1[30];

vu32 ISPR[2];

u32 RESERVED2[30];

vu32 ICPR[2];

u32 RESERVED3[30];

vu32 IABR[2];

u32 RESERVED4[62];

vu32 IPR[15];

} NVIC_TypeDef;

ISER[2]:中斷使能寄存器組

stm32可屏蔽中斷共有60個，這里用了兩個32位的寄存器，可以表示64個中斷。stm32只用了前60位。若要使能某個中斷，則必須設(shè)置相應(yīng)的ISER位為1。

具體每一位對應(yīng)的中斷關(guān)系如下：(參見 MDK下的 stm32f10x_nvic.h)

#define WWDG_IRQChannel ((u8)0x00) /* Window WatchDog Interrupt */

#define PVD_IRQChannel ((u8)0x01) /* PVD through EXTI Line detection Interrupt */

#define TAMPER_IRQChannel ((u8)0x02) /* Tamper Interrupt */

#define RTC_IRQChannel ((u8)0x03) /* RTC global Interrupt */

#define FLASH_IRQChannel ((u8)0x04) /* FLASH global Interrupt */

#define RCC_IRQChannel ((u8)0x05) /* RCC global Interrupt */

#define EXTI0_IRQChannel ((u8)0x06) /* EXTI Line0 Interrupt */

#define EXTI1_IRQChannel ((u8)0x07) /* EXTI Line1 Interrupt */

#define EXTI2_IRQChannel ((u8)0x08) /* EXTI Line2 Interrupt */

#define EXTI3_IRQChannel ((u8)0x09) /* EXTI Line3 Interrupt */

#define EXTI4_IRQChannel ((u8)0x0A) /* EXTI Line4 Interrupt */

#define DMA1_Channel1_IRQChannel ((u8)0x0B) /* DMA1 Channel 1 global Interrupt */

#define DMA1_Channel2_IRQChannel ((u8)0x0C) /* DMA1 Channel 2 global Interrupt */

#define DMA1_Channel3_IRQChannel ((u8)0x0D) /* DMA1 Channel 3 global Interrupt */

#define DMA1_Channel4_IRQChannel ((u8)0x0E) /* DMA1 Channel 4 global Interrupt */

#define DMA1_Channel5_IRQChannel ((u8)0x0F) /* DMA1 Channel 5 global Interrupt */

#define DMA1_Channel6_IRQChannel ((u8)0x10) /* DMA1 Channel 6 global Interrupt */

#define DMA1_Channel7_IRQChannel ((u8)0x11) /* DMA1 Channel 7 global Interrupt */

#define ADC1_2_IRQChannel ((u8)0x12) /* ADC1 et ADC2 global Interrupt */

#define USB_HP_CAN_TX_IRQChannel ((u8)0x13) /* USB High Priority or CAN TX Interrupts */

#define USB_LP_CAN_RX0_IRQChannel ((u8)0x14) /* USB Low Priority or CAN RX0 Interrupts */

#define CAN_RX1_IRQChannel ((u8)0x15) /* CAN RX1 Interrupt */

#define CAN_SCE_IRQChannel ((u8)0x16) /* CAN SCE Interrupt */

#define EXTI9_5_IRQChannel ((u8)0x17) /* External Line[9:5] Interrupts */

#define TIM1_BRK_IRQChannel ((u8)0x18) /* TIM1 Break Interrupt */

#define TIM1_UP_IRQChannel ((u8)0x19) /* TIM1 Update Interrupt */

#define TIM1_TRG_COM_IRQChannel ((u8)0x1A) /* TIM1 Trigger and Commutation Interrupt */

#define TIM1_CC_IRQChannel ((u8)0x1B) /* TIM1 Capture Compare Interrupt */

#define TIM2_IRQChannel ((u8)0x1C) /* TIM2 global Interrupt */

#define TIM3_IRQChannel ((u8)0x1D) /* TIM3 global Interrupt */

#define TIM4_IRQChannel ((u8)0x1E) /* TIM4 global Interrupt */

#define I2C1_EV_IRQChannel ((u8)0x1F) /* I2C1 Event Interrupt */

#define I2C1_ER_IRQChannel ((u8)0x20) /* I2C1 Error Interrupt */

#define I2C2_EV_IRQChannel ((u8)0x21) /* I2C2 Event Interrupt */

#define I2C2_ER_IRQChannel ((u8)0x22) /* I2C2 Error Interrupt */

#define SPI1_IRQChannel ((u8)0x23) /* SPI1 global Interrupt */[!--empirenews.page--]

#define SPI2_IRQChannel ((u8)0x24) /* SPI2 global Interrupt */

#define USART1_IRQChannel ((u8)0x25) /* USART1 global Interrupt */

#define USART2_IRQChannel ((u8)0x26) /* USART2 global Interrupt */

#define USART3_IRQChannel ((u8)0x27) /* USART3 global Interrupt */

#define EXTI15_10_IRQChannel ((u8)0x28) /* External Line[15:10] Interrupts */

#define RTCAlarm_IRQChannel ((u8)0x29) /* RTC Alarm through EXTI Line Interrupt */

#define USBWakeUp_IRQChannel ((u8)0x2A) /* USB WakeUp from suspend through EXTI Line Interrupt */

#define TIM8_BRK_IRQChannel ((u8)0x2B) /* TIM8 Break Interrupt */

#define TIM8_UP_IRQChannel ((u8)0x2C) /* TIM8 Update Interrupt */

#define TIM8_TRG_COM_IRQChannel ((u8)0x2D) /* TIM8 Trigger and Commutation Interrupt */

#define TIM8_CC_IRQChannel ((u8)0x2E) /* TIM8 Capture Compare Interrupt */

#define ADC3_IRQChannel ((u8)0x2F) /* ADC3 global Interrupt */

#define FSMC_IRQChannel ((u8)0x30) /* FSMC global Interrupt */

#define SDIO_IRQChannel ((u8)0x31) /* SDIO global Interrupt */

#define TIM5_IRQChannel ((u8)0x32) /* TIM5 global Interrupt */

#define SPI3_IRQChannel ((u8)0x33) /* SPI3 global Interrupt */

#define UART4_IRQChannel ((u8)0x34) /* UART4 global Interrupt */

#define UART5_IRQChannel ((u8)0x35) /* UART5 global Interrupt */

#define TIM6_IRQChannel ((u8)0x36) /* TIM6 global Interrupt */

#define TIM7_IRQChannel ((u8)0x37) /* TIM7 global Interrupt */

#define DMA2_Channel1_IRQChannel ((u8)0x38) /* DMA2 Channel 1 global Interrupt */

#define DMA2_Channel2_IRQChannel ((u8)0x39) /* DMA2 Channel 2 global Interrupt */

#define DMA2_Channel3_IRQChannel ((u8)0x3A) /* DMA2 Channel 3 global Interrupt */

#define DMA2_Channel4_5_IRQChannel ((u8)0x3B) /* DMA2 Channel 4 and DMA2 Channel 5 global Interrupt */

系統(tǒng)中斷這里沒有申明，所以導(dǎo)致一些系統(tǒng)中斷無法使用，比如 systick的中斷這個在 stm32上最方便的定時器Systick[操作寄存器+庫函數(shù)] 已經(jīng)做了分析

ICER[2]:中斷清除寄存器組

結(jié)構(gòu)同ISER[2]，但是作用相反。中斷的清楚不是通過向ISER[2]中對應(yīng)位寫0實現(xiàn)的，而是在ICER[2]對應(yīng)位寫1清除的。

ISPR[2]:中斷掛起控制寄存器組

每一位對應(yīng)的中斷和ISER是一樣的。通過置1來掛起正在進行的中斷，而執(zhí)行同級或者更高級別的中斷。

ICPR[2]:中斷解掛寄存器組

結(jié)構(gòu)和ISPR[2]相同，作用相反。置1將相應(yīng)中斷解掛。

IABR[2]:中斷激活標(biāo)志位寄存器組

中斷和ISER[2]對應(yīng)，如果為1，則表示該位所對應(yīng)的中斷正在執(zhí)行。這是只讀寄存器，由硬件自動清零。

IPR[15]:中斷優(yōu)先級控制的寄存器組

IPR寄存器組由15個32位寄存器組成。每個可屏蔽的中斷占用8位，這樣可以表示的可屏蔽中斷為 15*4 =60個。而每個可屏蔽中斷占用的8位并沒有全部使用，而是只使用了高4位。這4位又分為搶占優(yōu)先級和子優(yōu)先級。搶占優(yōu)先級在前，子優(yōu)先級在后。而這兩個優(yōu)先級各占幾位又要根據(jù)SCB->AIRCR中中斷分組的設(shè)置來決定。

IPR寄存器描述：

stm32將中斷分為5組，組0~4. 該分組由SCB->AIRCR寄存器的[10:8]三位來定義。具體關(guān)系如下：

組AIRCR[10:8]分配情況分配結(jié)果

0111.xxxx00000位表示搶占優(yōu)先級，4位表示相應(yīng)優(yōu)先級

1110y.xxx00001位表示搶占優(yōu)先級，3位表示相應(yīng)優(yōu)先級

2101yy.xx00002為表示搶占優(yōu)先級，2位表示相應(yīng)優(yōu)先級

3100yyy.x00003位表示搶占優(yōu)先級，1位表示相應(yīng)優(yōu)先級

4011yyyy.00004位表示搶占優(yōu)先級，0位表示相應(yīng)優(yōu)先級

中斷管理實現(xiàn)如下：

//設(shè)置向量表偏移地址

//NVIC_VectTab:基址

//Offset:偏移量

void Nvic_SetVectorTable(u32 NVIC_VectTab, u32 Offset)

{

//檢查參數(shù)合法性

assert_param(IS_NVIC_VECTTAB(NVIC_VectTab));

assert_param(IS_NVIC_OFFSET(Offset));

SCB->VTOR = NVIC_VectTab|(Offset & (u32)0x1FFFFF80);//設(shè)置NVIC的向量表偏移寄存器

//用于標(biāo)識向量表是在CODE區(qū)還是在RAM區(qū)

}

//設(shè)置NVIC分組

//NVIC_Group:NVIC分組 0~4 總共5組

void Nvic_PriorityGroupConfig(u8 NVIC_Group)

{

u32 temp,temp1;

//配置向量表

#ifdef VECT_TAB_RAM

Nvic_SetVectorTable(NVIC_VectTab_RAM, 0x0);

#else

Nvic_SetVectorTable(NVIC_VectTab_FLASH, 0x0);

#endif

temp1=(~NVIC_Group)&0x07;//取后三位

temp1<<=8;

temp=SCB->AIRCR; //讀取先前的設(shè)置

temp&=0X0000F8FF; //清空先前分組

temp|=0X05FA0000; //寫入鑰匙

temp|=temp1;

SCB->AIRCR=temp; //設(shè)置分組

}

//設(shè)置NVIC

//NVIC_PreemptionPriority:搶占優(yōu)先級

//NVIC_SubPriority :響應(yīng)優(yōu)先級

//NVIC_Channel :中斷編號

//NVIC_Group :中斷分組 0~4

//注意優(yōu)先級不能超過設(shè)定的組的范圍!否則會有意想不到的錯誤

//組劃分:

//組0:0位搶占優(yōu)先級,4位響應(yīng)優(yōu)先級

//組1:1位搶占優(yōu)先級,3位響應(yīng)優(yōu)先級

//組2:2位搶占優(yōu)先級,2位響應(yīng)優(yōu)先級

//組3:3位搶占優(yōu)先級,1位響應(yīng)優(yōu)先級

//組4:4位搶占優(yōu)先級,0位響應(yīng)優(yōu)先級

//NVIC_SubPriority和NVIC_PreemptionPriority的原則是,數(shù)值越小,越優(yōu)先[!--empirenews.page--]

void Nvic_Init(u8 NVIC_PreemptionPriority,u8 NVIC_SubPriority,u8 NVIC_Channel,u8 NVIC_Group)

{

u32 temp;

u8 IPRADDR=NVIC_Channel/4; //每組只能存4個,得到組地址

u8 IPROFFSET=NVIC_Channel%4;//在組內(nèi)的偏移

IPROFFSET=IPROFFSET*8+4; //得到偏移的確切位置

Nvic_PriorityGroupConfig(NVIC_Group);//設(shè)置分組

temp=NVIC_PreemptionPriority<<(4-NVIC_Group);

temp|=NVIC_SubPriority&(0x0f>>NVIC_Group);

temp&=0xf;//取低四位

if(NVIC_Channel<32)NVIC->ISER[0]|=1

NVIC->IPR[IPRADDR]|=temp<

stm32 NVIC中斷管理實現(xiàn)

阿維塔、賽力斯已入股！華為引望可能成“中國博世”

Trianz與AWS達成戰(zhàn)略合作協(xié)議，徹底改變云采用和管理方式

人工智能驅(qū)動工具SODA V將顛覆汽車市場，使汽車開發(fā)時間和成本降低90%

從容應(yīng)對未知風(fēng)險----解密亞馬遜云科技的韌性之道

中國游戲市場開始復(fù)蘇！騰訊、網(wǎng)易等巨頭縮減在日本投資

獨立自主！華為董事：致力打造不依賴西方的技術(shù)

華為張平安：數(shù)字世界話語權(quán)最終由生態(tài)繁榮決定！

中國通信服務(wù)公布2024年中期業(yè)績

NVI技術(shù)創(chuàng)新聯(lián)盟成立！自主生態(tài)將帶動產(chǎn)業(yè)鏈高速發(fā)展

軟通動力與長三角投資達成戰(zhàn)略合作共謀數(shù)字生態(tài)新發(fā)展

海南區(qū)6家凱悅系酒店與嵐圖達成戰(zhàn)略合作，共同推動新能源出行體驗

安嵐攜手妮可?巴菲特開啟療愈之旅在秋日紅葉的浪漫中療愈身心

不懼美國封鎖！華為：我們給大家提供系統(tǒng)、存儲等

尼爾森IQ深耕中國四十載，共繪未來新篇章

第二十二屆跨盈年度B2B營銷高管峰會2025聚焦"營銷競?cè)?，打破市場?nèi)卷實現(xiàn)認(rèn)知進化"

恒久動力馳騁天地美孚1號攜手周冠宇邀您縱擎馳騁，勁享駕趣體驗

美通社母公司Cision發(fā)布CisionOne平臺，進軍亞太地區(qū)媒體監(jiān)測市場

移遠通信推出大模型解決方案，重塑千行百業(yè)智能邊界

高途公布2024年第二季度未經(jīng)審計業(yè)績

華為發(fā)布AI百校計劃：培養(yǎng)AI人才每年獲最高100萬支持