片上系統(tǒng)(SOC)設(shè)計(jì)流程及其集成開(kāi)發(fā)環(huán)境
掃描二維碼
隨時(shí)隨地手機(jī)看文章
1 片上系統(tǒng)(SOC)引入導(dǎo)致嵌入式系統(tǒng)的設(shè)計(jì)方法變革
就目前現(xiàn)狀而言，若以嵌入式系統(tǒng)所采用的核心器件——處理器進(jìn)行劃分，嵌入式系統(tǒng)可以分為三種類型：基于微控制器(MCU)的嵌入式系統(tǒng)、基于信號(hào)處理器 (DSP)的嵌入式系統(tǒng)、基于微處理器(MPU)的嵌入式系統(tǒng)。其中，基于MCU的嵌入式系統(tǒng)是一種低端嵌入式系統(tǒng)，這種系統(tǒng)共同的特點(diǎn)是系統(tǒng)運(yùn)行速度低、數(shù)據(jù)處理能力弱和存儲(chǔ)空間有限(K級(jí))，因此只適合于低端的電子產(chǎn)品；基于DSP的嵌入式系統(tǒng)是中低端嵌入式系統(tǒng)，這種系統(tǒng)共同特點(diǎn)是系統(tǒng)運(yùn)行速度較高、數(shù)據(jù)處理能力強(qiáng)，但是存儲(chǔ)空間也是有限的(K級(jí)、M級(jí))；基于MPU的嵌入式系統(tǒng)通常可以分為兩種類型：基于CISC架構(gòu)微處理器的嵌入式系統(tǒng)和基于 RISC架構(gòu)微處理器的嵌入式系統(tǒng)。其中，CISC架構(gòu)微處理器通常是由x86體系結(jié)構(gòu)進(jìn)行嵌入應(yīng)用擴(kuò)展而獲得一種類型的嵌入式處理器；RISC架構(gòu)嵌入式微處理器可以分為三大體系結(jié)構(gòu)：ARM體系結(jié)構(gòu)、PowerPC體系結(jié)構(gòu)和MIPS體系結(jié)構(gòu)，基于這三大體系結(jié)構(gòu)的嵌入式處理器品種繁多，功能也各異。但基于此類處理器的嵌入式系統(tǒng)共同特點(diǎn)是運(yùn)行速度高、數(shù)據(jù)處理能力強(qiáng)、存儲(chǔ)空間足夠大(G級(jí))，因此是一種高端的嵌入式系統(tǒng)。
無(wú)論是低端、中端或高端嵌入式系統(tǒng)，其經(jīng)典的設(shè)計(jì)方法仍然是一種板級(jí)電子系統(tǒng)設(shè)計(jì)方法：首先，根據(jù)嵌入式系統(tǒng)的設(shè)計(jì)要求，并且按一定的設(shè)計(jì)規(guī)則，把整個(gè)嵌入系統(tǒng)劃分成具有特定功能的若干個(gè)功能模塊，如處理器模塊、信號(hào)采集模塊、執(zhí)行機(jī)構(gòu)控制模塊等；然后，根據(jù)系統(tǒng)模塊劃分的結(jié)果，選擇現(xiàn)成已商品化的模塊或自行研制各功能模塊；最后把這些模塊組合成一個(gè)完整的嵌入式系統(tǒng)。隨著集成電路技術(shù)的發(fā)展和嵌入式系統(tǒng)小型化和微型化等方面要求，板級(jí)電子系統(tǒng)設(shè)計(jì)已經(jīng)開(kāi)始出現(xiàn)如下幾個(gè)方面的變化：
(1)嵌入式系統(tǒng)的核心器件——處理器(包括MCU、DSP和MPU等)已經(jīng)開(kāi)始向單芯片系統(tǒng)方向發(fā)展，例如，經(jīng)典 8051系列微控制器已經(jīng)從原來(lái)只有簡(jiǎn)單的并行I/O和串行接口(UART)發(fā)展到具有并行I/O、多UART、接口、紅外線傳輸、A/D轉(zhuǎn)換器、D/A 轉(zhuǎn)換器、模擬比較器、可編程模擬信號(hào)放大器、濾波器、PWM等的可編程片上系統(tǒng)(SOPC)型MCU芯片，即只需要極其少量的外圍器件就可以完成一個(gè)具有特定功能的嵌入式系統(tǒng)的設(shè)計(jì)工作；
(2)嵌入式系統(tǒng)的核心器件——處理器(包括MCU、DSP和MPU等)已經(jīng)開(kāi)始向平臺(tái)級(jí)芯片方向發(fā)展，目前所推出的高檔嵌入式處理器，無(wú)論是基于ARM體系結(jié)構(gòu)、PowerPC體系結(jié)構(gòu)還是基于MIPS體系結(jié)構(gòu)的高檔嵌入式處理器，在單芯片上不僅具有各種功能的外圍接口，而且通常內(nèi)置有RISC協(xié)處理器(例如RISC微控制器、數(shù)字信號(hào)處理器等)，同時(shí)還具有測(cè)試和自開(kāi)發(fā)接口，因此安全可以把其認(rèn)為是一種硬件平臺(tái)級(jí)芯片，這樣使得嵌入式系統(tǒng)設(shè)計(jì)與開(kāi)發(fā)重點(diǎn)由板級(jí)系統(tǒng)設(shè)計(jì)轉(zhuǎn)到芯片級(jí)系統(tǒng)設(shè)計(jì)；
(3)嵌入式系統(tǒng)的核心器件——處理器(包括MCU、DSP和 MPU等)已經(jīng)向高處理速度方向發(fā)展，從而使板級(jí)電子系統(tǒng)的PCB設(shè)計(jì)難度增加，設(shè)計(jì)重點(diǎn)不僅是PCB版圖設(shè)計(jì)，更重要的是電磁兼容性和系統(tǒng)可靠性設(shè)計(jì)。由此可見(jiàn)，由于嵌入式系統(tǒng)的核心部件——處理器向片上系統(tǒng)(SOC)發(fā)展，板級(jí)設(shè)計(jì)工作量逐漸減少，未來(lái)的嵌入系統(tǒng)的發(fā)展的重點(diǎn)將從板級(jí)電子系統(tǒng)設(shè)計(jì)轉(zhuǎn)到芯片級(jí)電子系統(tǒng)設(shè)計(jì)上(即轉(zhuǎn)移到片上系統(tǒng)設(shè)計(jì)上)，因此基于片上系統(tǒng)(SOC)設(shè)計(jì)方法必將成為未來(lái)嵌入式系統(tǒng)的發(fā)展主流。
對(duì)于一般的嵌入式系統(tǒng)設(shè)計(jì)者來(lái)講，尤其是國(guó)內(nèi)的嵌人式系統(tǒng)設(shè)計(jì)者來(lái)講，基于片上系統(tǒng)(SOC)的設(shè)計(jì)方法還是主要停留在板級(jí)電子系統(tǒng)設(shè)計(jì)方法層次，即利用已經(jīng)推出的商用SOC芯片進(jìn)行板級(jí)電子系統(tǒng)設(shè)計(jì)，這主要是由于設(shè)計(jì)工具、資金、集成電路工藝等方面的限制所致。但是，由于近年來(lái)多晶圓(MPW)項(xiàng)目和 CPLD/FPGA技術(shù)的發(fā)展，尤其是可編程片上系統(tǒng)(SOPC——System-on-a-Programmable-chip)芯片的出現(xiàn)，使得一般的系統(tǒng)設(shè)計(jì)者進(jìn)入芯片級(jí)電子系統(tǒng)設(shè)計(jì)成 為可能。自從1999年出現(xiàn)第一個(gè)可編程片上系統(tǒng)(SOPC)器件以來(lái)，已經(jīng)有眾多可編程器件供應(yīng)商推出了具有自己特色的可編程器件，最為典型的是世界上兩大可編程器件供應(yīng)商——Xilinx公司和Altera公司在FPGA/CPLD基礎(chǔ)推出的系列可編程片上系統(tǒng)器件。其中，Xilinx公司先后推出的可編程片上系統(tǒng)器件有：Virtex系列、Virtex-E系列、Virtex-II系列、Virtex-Pro系列、Spaxtan系列、Spartan-II系列等；Altera公司先后推出的可編程片上系統(tǒng)器件有：APEX20系統(tǒng)、APEX II系列、Mercury系列、Excalibur系列、Stratix系列、Cyclone系列等。每個(gè)系列器件都有多種產(chǎn)品，以適用于不同的應(yīng)用要求。因此，對(duì)于國(guó)內(nèi)一般的系統(tǒng)設(shè)計(jì)者來(lái)講，基于可編程片上系統(tǒng)(SOPC)器件的嵌入式系統(tǒng)設(shè)計(jì)將是進(jìn)入芯片級(jí)電子系統(tǒng)設(shè)計(jì)的敲門磚。
那么，從板級(jí)電子系統(tǒng)設(shè)計(jì)到芯片級(jí)電子系統(tǒng)設(shè)計(jì)轉(zhuǎn)變將導(dǎo)致哪些方面的變化?主要表現(xiàn)在如下幾個(gè)方面：
(1)在設(shè)計(jì)描述工具方面，傳統(tǒng)的板級(jí)電子系統(tǒng)設(shè)計(jì)主要采用電路原理圖和元器件外形封裝圖作為設(shè)計(jì)描述語(yǔ)言工具，而現(xiàn)在的芯片級(jí)電子系統(tǒng)設(shè)計(jì)主要采用文本方式的硬件描述語(yǔ)言(HDL——Hardware Description Language)作為設(shè)計(jì)描述語(yǔ)言工具；
(2) 在設(shè)計(jì)流程方面，板極電子系統(tǒng)設(shè)計(jì)主要經(jīng)歷電子系統(tǒng)原理圖設(shè)計(jì)與仿真、印刷電路板(PCB)設(shè)計(jì)與仿真分板(包括信號(hào)完整性分析、電磁兼容性分析等)等二個(gè)階段，而芯片級(jí)電子系統(tǒng)設(shè)計(jì)通常需要經(jīng)歷系統(tǒng)級(jí)設(shè)計(jì)與仿真、算法級(jí)設(shè)計(jì)與仿真、寄存器傳輸級(jí)(RTL)設(shè)計(jì)與仿真、邏輯綜合與驗(yàn)證、版圖設(shè)計(jì)綜合與驗(yàn)證等5個(gè)階段；
(3)在軟硬件協(xié)同設(shè)計(jì)方面，板級(jí)電子系統(tǒng)設(shè)計(jì)所采用的方法是先進(jìn)行硬件系統(tǒng)設(shè)計(jì)后再進(jìn)行軟件系統(tǒng)設(shè)計(jì)的方法，難以實(shí)現(xiàn)軟硬同步設(shè)計(jì)或協(xié)同設(shè)計(jì)，而芯片級(jí)電子系統(tǒng)設(shè)計(jì)可以比較容易實(shí)現(xiàn)軟硬件同時(shí)設(shè)計(jì)或協(xié)同設(shè)計(jì)；
(4)在設(shè)計(jì)實(shí)現(xiàn)方面，板級(jí)電子系統(tǒng)設(shè)計(jì)主要基于具有特定功能的集成電路器件，而芯片級(jí)電子系統(tǒng)設(shè)計(jì)主要是基于具有特定功能的電路模塊——知識(shí)產(chǎn)權(quán)核(IP核)。因此，板級(jí)電子系統(tǒng)設(shè)計(jì)與芯片級(jí)電子系統(tǒng)設(shè)計(jì)無(wú)論是在設(shè)計(jì)方法上還是在設(shè)計(jì)工具方面都發(fā)生了較大的變化。
隨著現(xiàn)代信息技術(shù)的發(fā)展，電子產(chǎn)品生命周期越來(lái)越短，特別是電子工業(yè)技術(shù)不斷發(fā)展，基于深亞微米和超深亞微米的超大規(guī)模集成電路技術(shù)的片上系(SOC) 芯片需求日益擴(kuò)大，傳統(tǒng)的板級(jí)電子系統(tǒng)設(shè)計(jì)方法已不能適應(yīng)產(chǎn)業(yè)界對(duì)電子產(chǎn)品需求。因此，基于知識(shí)產(chǎn)權(quán)(IP)核復(fù)用的芯片級(jí)電子系統(tǒng)設(shè)計(jì)方法將成為嵌入式系統(tǒng)設(shè)計(jì)的主流方式。
2 基于可編程片上系統(tǒng)(SoPC)的設(shè)計(jì)流程
基于可編程片上系統(tǒng)(SOPC)的芯片級(jí)電子系統(tǒng)設(shè)計(jì)主要有兩大支撐點(diǎn)：可編程片上系統(tǒng)器件所能提供的片上資源和可復(fù)用IP核庫(kù)所能提供的IP核資源。其中，可編程片上系統(tǒng)器件所能提供的片上資源是由集成電路工藝技術(shù)發(fā)展決定的，對(duì)于系統(tǒng)設(shè)計(jì)者來(lái)講，應(yīng)根據(jù)設(shè)計(jì)要求盡量選擇合適的器件；可復(fù)用TP核庫(kù)所能提供的IP核資源需要通過(guò)系統(tǒng)設(shè)計(jì)者自行建設(shè)。在基于SOC的電子系統(tǒng)設(shè)計(jì)中，針對(duì)各類專門技術(shù)、專門應(yīng)用、專門工具、專門生產(chǎn)工藝、專門產(chǎn)品的IP資源庫(kù)的建設(shè)和共享已形成一種規(guī)范，貫穿在系統(tǒng)設(shè)計(jì)的全過(guò)程。圖1為典型的基于IP核庫(kù)的片上系統(tǒng)(SOC)設(shè)計(jì)流程。
從圖1可以看出，在基于可編程上系統(tǒng)(SOPC)的嵌入式系統(tǒng)設(shè)計(jì)流程中，除了需要強(qiáng)有力的EDA設(shè)計(jì)工具支持外，離開(kāi)充分的資源庫(kù)的支持，可以說(shuō)是寸步難行，并且必將失去競(jìng)爭(zhēng)力。從總體上講，各個(gè)層次的IP庫(kù)和EDA工具是芯片級(jí)電子系統(tǒng)設(shè)計(jì)者必備的兩翼，可選的IP核庫(kù)資源是一種設(shè)計(jì)者能力的表征。圖 2為芯片級(jí)電子系統(tǒng)設(shè)計(jì)中自頂向下設(shè)計(jì)方法的流程中所依賴的庫(kù)支持說(shuō)明。
在圖1的片上系統(tǒng)(SOC)設(shè)計(jì)流程中，除了需要強(qiáng)有力的IP核庫(kù)和EDA工具支持外，與傳統(tǒng)的專用集成電路(ASIC)設(shè)計(jì)流程最明顯的區(qū)別就是——軟硬件協(xié)同設(shè)計(jì)，圖3給出軟硬件協(xié)同設(shè)計(jì)的一般流程。在軟硬件協(xié)同設(shè)計(jì)的過(guò)程中，傳統(tǒng)的硬件描述語(yǔ)言(VHDL、Verilog HDL)和軟件設(shè)計(jì)語(yǔ)言(C/C++)是無(wú)法適應(yīng)軟硬件協(xié)同設(shè)計(jì)這一種新的設(shè)計(jì)方法上的突破，為此必須使用新的系統(tǒng)級(jí)描述語(yǔ)言——System C(或其他類似語(yǔ)言)才能完成。
軟硬件協(xié)同設(shè)計(jì)通常是從一個(gè)給定的系統(tǒng)任務(wù)開(kāi)始的，通過(guò)有效地分析系統(tǒng)任務(wù)和所需要的資源，采用一系列的變換方法并且遵循特定的準(zhǔn)則，自動(dòng)生成符合系統(tǒng)功能要求的、符合實(shí)現(xiàn)代價(jià)約束的硬件和軟件框架。這種全新的軟硬件協(xié)同設(shè)計(jì)思想需要解決許多問(wèn)題：系統(tǒng)級(jí)建模、系統(tǒng)級(jí)描述語(yǔ)言、軟硬件劃分、性能評(píng)估、協(xié)調(diào)綜合、協(xié)同仿真和協(xié)同 驗(yàn)證。
3 基于可編程片上系統(tǒng)(SOPC)的集成設(shè)計(jì)環(huán)境
片上系統(tǒng)(SOC)設(shè)計(jì)所需要的EDA工具，若從硬件設(shè)計(jì)角度看，在設(shè)計(jì)流程的前端與ASIC設(shè)計(jì)差別不大。但是，從整個(gè)芯片設(shè)計(jì)角度出發(fā)，這兩種類型的芯片設(shè)計(jì)區(qū)別較大。這是因?yàn)?，?FONT color=#000000 size=2>SOC設(shè)計(jì)中，一般都含有微處理器，所設(shè)計(jì)的系統(tǒng)級(jí)芯片都必須有設(shè)備驅(qū)動(dòng)程序與操作系統(tǒng)或嵌入式實(shí)時(shí)操作系統(tǒng)接口，必須有應(yīng)用程序完成數(shù)字計(jì)算、信號(hào)處理變換、控制決策等功能。因此，在設(shè)計(jì)的前期，需要進(jìn)行軟、硬件協(xié)同設(shè)計(jì)，以便確定那些功能是由硬件完成的，那些功能是由軟件完成的，并且進(jìn)行適當(dāng)劃分。在設(shè)計(jì)的中后期，要進(jìn)行軟硬件協(xié)同驗(yàn)證，即把軟硬件設(shè)計(jì)放到一個(gè)虛擬的集成環(huán)境中進(jìn)行仿真驗(yàn)證，以便驗(yàn)證硬件的性能是否達(dá)到設(shè)計(jì)目標(biāo)，軟件功能是否實(shí)現(xiàn)設(shè)計(jì)要求。
根據(jù)可編程片上系統(tǒng)(SOPC)設(shè)計(jì)流程和軟硬件協(xié)同設(shè)計(jì)的一般流程，作者提出基于可編程片上系統(tǒng)(SOPC)的芯片級(jí)電子系統(tǒng)的集成設(shè)計(jì)環(huán)境，如圖4所示。此集成環(huán)境是一種典型的軟硬協(xié)同設(shè)計(jì)集成環(huán)境(或平臺(tái))，是由二個(gè)不同層次、不同功能的EDA集成設(shè)計(jì)環(huán)境組成。
第一層次的EDA集成設(shè)計(jì)環(huán)境是SOC系統(tǒng)級(jí)集成設(shè)計(jì)環(huán)境，主要用于完成嵌入式系統(tǒng)的系統(tǒng)級(jí)設(shè)計(jì)。首先，需要根據(jù)客戶的要求，進(jìn)行系統(tǒng)的功能定義和性能評(píng)估，以便確定系統(tǒng)規(guī)格；其次，根據(jù)已經(jīng)確定的系統(tǒng)規(guī)格，應(yīng)用系統(tǒng)級(jí)描述語(yǔ)言(C/C++或System C等)進(jìn)行系統(tǒng)設(shè)計(jì)描述與設(shè)計(jì)驗(yàn)證，以便確定所定義的系統(tǒng)規(guī)格在功能上是否可以實(shí)現(xiàn)；再次，在證明了系統(tǒng)規(guī)格在功能上可以實(shí)現(xiàn)后，就需要進(jìn)行系統(tǒng)軟硬件功能劃分，以便確定系統(tǒng)的哪些功能是由軟件系統(tǒng)完成的、哪些功能是由硬件系統(tǒng)完成的、哪些功能需要軟硬件協(xié)同完成，對(duì)于既可以通過(guò)軟件系統(tǒng)完成也可以通過(guò)硬件系統(tǒng)完成的功能，需要進(jìn)行性能與成本的評(píng)估；最后，對(duì)已經(jīng)確定的硬件系統(tǒng)功能，還需要進(jìn)行芯片與PCB功能的劃分，以便確定哪些功能可以在芯片上實(shí)現(xiàn)、哪些功能只能在PCB上實(shí)現(xiàn)。
第二層次的EDA集成設(shè)計(jì)環(huán)境是SOC硬件系統(tǒng)集成設(shè)計(jì)環(huán)境和SOC軟件系統(tǒng)集成設(shè)計(jì)環(huán)境，主要用于完成嵌入式系統(tǒng)的軟硬系統(tǒng)設(shè)計(jì)。首先，根據(jù)系統(tǒng)級(jí)設(shè)計(jì)中的功能劃分，分別進(jìn)行SOC的硬件系統(tǒng)設(shè)計(jì)和SOC的軟件系統(tǒng)設(shè)計(jì)。此時(shí)的硬件系統(tǒng)設(shè)計(jì)和軟件系統(tǒng)的設(shè)計(jì)是并行進(jìn)行的。在硬件系統(tǒng)設(shè)計(jì)中，通常經(jīng)歷幾個(gè)設(shè)計(jì)階段：行為描述與驗(yàn)證(包括硬件系統(tǒng)的系統(tǒng)級(jí)、算法級(jí)、寄存器傳輸級(jí)的行為描述與仿真驗(yàn)證)、邏輯綜合與驗(yàn)證、可測(cè)性設(shè)計(jì)綜合與邏輯生成、器件適配與仿真驗(yàn)證、器件物理編程與物理驗(yàn)證、版圖生成與驗(yàn)證。其中，前4個(gè)設(shè)計(jì)階段是基于SOPC的硬件系統(tǒng)設(shè)計(jì)流程。在軟件系統(tǒng)設(shè)計(jì)中，通常經(jīng)歷如下幾個(gè)階段：軟件系統(tǒng)編輯、軟件系統(tǒng)編譯、軟件系統(tǒng)仿真調(diào)試、軟件系統(tǒng)編程等。其次，在軟硬件系統(tǒng)設(shè)計(jì)過(guò)程中，為了確保系統(tǒng)的性能價(jià)格比達(dá)到最優(yōu)，需要不斷進(jìn)行軟硬件協(xié)同設(shè)計(jì)。通常在硬件系統(tǒng)行為描述與仿真之后，就可以把所設(shè)計(jì)的硬件系統(tǒng)與軟件系統(tǒng)置于虛擬器件的軟硬件協(xié)同仿真驗(yàn)證環(huán)境中，以便驗(yàn)證硬件系統(tǒng)集成的系統(tǒng)所能達(dá)到的功能、性能、成本等，從而使得所實(shí)現(xiàn)的芯片級(jí)電子系統(tǒng)的性能價(jià)格比達(dá)到最優(yōu)。
綜上所述，基于可編程片上系統(tǒng)(SOPC)的嵌入式系統(tǒng)集成設(shè)計(jì)環(huán)境是一個(gè)相當(dāng)復(fù)雜的集成EDA開(kāi)發(fā)環(huán)境，常見(jiàn)的可編程片上系統(tǒng)集成化EDA開(kāi)發(fā)套件—— Altera公司的Quartus II系列的EDA工具套件和Xilinx公司的ISE 5．x系列的EDA工具套件的儲(chǔ)存成化程度雖然較高，但也難以達(dá)到圖4所示的集成化程度。因此，需要系統(tǒng)設(shè)計(jì)設(shè)計(jì)者根據(jù)現(xiàn)有的商用化EDA工具構(gòu)建這樣的集成設(shè)計(jì)環(huán)境。有理由相信在不久的將來(lái)，將會(huì)推出類似的集成EDA工具環(huán)境。
4 片上系統(tǒng)(SOC)是嵌入式系統(tǒng)發(fā)展方向
嵌入式系統(tǒng)的核心部件是微處理器，由于集成電路技術(shù)的發(fā)展，以及電子產(chǎn)品及時(shí)面市的要求，促使微處理器(包括微控制器、數(shù)字信號(hào)處理器、嵌入式處理器)向單芯片系統(tǒng)方向發(fā)展，從而使得基于片上系統(tǒng)(SOC)的電子系統(tǒng)成為嵌入式系統(tǒng)的發(fā)展方向和主流。目前國(guó)內(nèi)的基于片上系統(tǒng)(SOC)的嵌入式系統(tǒng)設(shè)計(jì)大都停留在板級(jí)電子系統(tǒng)設(shè)計(jì)水平，隨著可編程片上系統(tǒng)(SOPC)器件的應(yīng)用發(fā)展，相信在今后的若干年內(nèi)，基于SOC的嵌入式系統(tǒng)設(shè)計(jì)會(huì)逐漸過(guò)渡到芯片級(jí)電子系統(tǒng)的設(shè)計(jì)水平。由于芯片級(jí)電子系統(tǒng)設(shè)計(jì)方法與板級(jí)電子系統(tǒng)設(shè)計(jì)方法有著本質(zhì)的區(qū)別，因此了解與掌握芯片級(jí)電子系統(tǒng)的設(shè)計(jì)流程、集成設(shè)計(jì)環(huán)境對(duì)于系統(tǒng)設(shè)計(jì)者來(lái)講是至關(guān)重要的，為此本文以圖示方式直觀地給出基于可編程片上系統(tǒng)(SOPC)的芯片級(jí)電子系統(tǒng)設(shè)計(jì)流程和集成設(shè)計(jì)環(huán)境，全面展示了芯片級(jí)電子系統(tǒng)所涉及到的問(wèn)題。
下載文檔
