一種基于ARM和FPGA的可重構(gòu)MAC協(xié)議設(shè)計(jì)

摘要：為了在實(shí)際信道條件下研究Ad Hoc網(wǎng)絡(luò)MAC協(xié)議，克服商業(yè)網(wǎng)卡芯片和理論仿真等帶來的局限性，搭建了基于ARM和FPGA相結(jié)合的硬件平臺(tái)，設(shè)計(jì)與實(shí)現(xiàn)了基于CSMA／CA的可重構(gòu)MAC協(xié)議，并進(jìn)行了仿真測試，驗(yàn)證了該協(xié)議設(shè)計(jì)的正確性。對Ad Hoc網(wǎng)絡(luò)MAC協(xié)議的實(shí)用化提供有益的參考。
關(guān)鍵詞：媒體訪問控制；帶沖突避免的載波偵聽多路訪問；ARM；FPGA

0 引言
    基于CSMA／CA的MAC協(xié)議的優(yōu)勢在于其簡單和健壯性，適用于分布式網(wǎng)絡(luò)，每個(gè)節(jié)點(diǎn)無需維持和動(dòng)態(tài)更新周圍相鄰節(jié)點(diǎn)的狀態(tài)信息，可以獨(dú)自決定何時(shí)接入信道，只要上層有數(shù)據(jù)需要傳輸，MAC層就會(huì)對信道進(jìn)行競爭，因此該協(xié)議的應(yīng)用也相當(dāng)廣泛。嵌入式技術(shù)的發(fā)展對MAC協(xié)議的實(shí)現(xiàn)也提供了很好的技術(shù)支撐。本文搭建了一種基于ARM和FPGA相結(jié)合的嵌入式開發(fā)平臺(tái)，并在此基礎(chǔ)上設(shè)計(jì)與實(shí)現(xiàn)了基于CSMA／CA的MAC協(xié)議。由于ARM和FPGA本身就是可重構(gòu)器件，同時(shí)將FPGA中的一些協(xié)議參數(shù)由ARM來設(shè)置，通過修改ARM的代碼就可以實(shí)現(xiàn)對FPGA中協(xié)議功能的調(diào)整，方便快捷，不再需要重新生成比特文件下載，有利于MAC協(xié)議可重構(gòu)的實(shí)現(xiàn)。

1 協(xié)議功能描述
1．1 報(bào)文結(jié)構(gòu)
    本設(shè)計(jì)實(shí)現(xiàn)的是基于CSMA／CA的MAC協(xié)議的基本訪問模式，節(jié)點(diǎn)之間的通信只有數(shù)據(jù)幀(DATA)和應(yīng)答確認(rèn)幀(ACK)。圖1給出了報(bào)文結(jié)構(gòu)，其中ACK沒有凈數(shù)據(jù)部分。由于考慮的是一跳范圍的無線通信，沒有中繼節(jié)點(diǎn)等，因此只有源節(jié)點(diǎn)號和目的節(jié)點(diǎn)號。

1．2 組網(wǎng)設(shè)計(jì)
    本文設(shè)計(jì)的MAC協(xié)議除了滿足基本的的物理載波偵聽和虛擬載波偵聽相結(jié)合檢測信道忙閑的機(jī)制外，還包括幀間間隔、隨機(jī)退避、應(yīng)答確認(rèn)和重傳機(jī)制。
    有數(shù)據(jù)要發(fā)送的節(jié)點(diǎn)會(huì)首先監(jiān)聽媒介，若為忙則繼續(xù)等待，若空閑的時(shí)間超過或者等于DIFS或者EIFS則會(huì)進(jìn)入退避進(jìn)程。在執(zhí)行退避進(jìn)程過程中，節(jié)點(diǎn)將隨機(jī)產(chǎn)生一個(gè)退避時(shí)間來設(shè)置退避定時(shí)器，同時(shí)繼續(xù)監(jiān)聽媒介，若空閑時(shí)間達(dá)到了一個(gè)時(shí)隙時(shí)間，則退避定時(shí)器減去一個(gè)時(shí)隙時(shí)間，如果在期間媒介變?yōu)榱嗣?，退避進(jìn)程將掛起，直到媒介空閑時(shí)間再次達(dá)到DIFS或者EIFS后才會(huì)接著繼續(xù)進(jìn)行退避進(jìn)程。當(dāng)退避定時(shí)器變?yōu)?時(shí)，節(jié)點(diǎn)才允許開始發(fā)送數(shù)據(jù)，同時(shí)也會(huì)啟動(dòng)超時(shí)重傳機(jī)制，如果在規(guī)定的時(shí)間內(nèi)沒有收到所希望的ACK，則會(huì)重傳數(shù)據(jù)幀，當(dāng)節(jié)點(diǎn)重傳的次數(shù)超過了重傳門限將會(huì)丟棄該數(shù)據(jù)幀，或者超過了數(shù)據(jù)幀最長允許的發(fā)送時(shí)間，也會(huì)丟棄該數(shù)據(jù)幀；當(dāng)節(jié)點(diǎn)收到ACK時(shí)，就會(huì)開始準(zhǔn)備下一次數(shù)據(jù)的發(fā)送。
    接收節(jié)點(diǎn)收到正確且是發(fā)送給本節(jié)點(diǎn)的數(shù)據(jù)幀將會(huì)立刻回復(fù)源節(jié)點(diǎn)ACK。如果節(jié)點(diǎn)沒有收到正確的數(shù)據(jù)幀，則將使用EIFS；如果收到正確的數(shù)據(jù)幀，但是不是給本節(jié)點(diǎn)的，節(jié)點(diǎn)將解析出持續(xù)時(shí)間，更新NAV，將信道視為已被占用。
1．3 功能劃分
    本設(shè)計(jì)充分利用ARM靈活便捷的優(yōu)勢，用來實(shí)現(xiàn)隨機(jī)退避算法和協(xié)議參數(shù)的管理，如重傳次數(shù)，幀間間隔的設(shè)置等。隨機(jī)退避算法采用的是第i次退避就在2i個(gè)時(shí)隙中隨機(jī)地選出一個(gè)值作為節(jié)點(diǎn)需要退避的值。協(xié)議參數(shù)的設(shè)置由ARM來完成，主要是考慮到FPGA不利于參數(shù)的修改，這樣也可以增強(qiáng)協(xié)議的可重構(gòu)性。而FPGA以其卓越的實(shí)時(shí)信號處理優(yōu)點(diǎn)，用于管理MAC幀的收發(fā)控制等。

2 協(xié)議設(shè)計(jì)
    MAC層的工作狀態(tài)主要是由物理載波偵聽和虛擬載波偵聽共同決定的(即：MAC_flag=CS_flag or NAV_flag)，當(dāng)兩者都顯示為空閑時(shí)，MAC層才會(huì)進(jìn)入發(fā)送數(shù)據(jù)幀狀態(tài)。同時(shí)該協(xié)議也需要時(shí)鐘計(jì)數(shù)參與其中，IFS_time是每個(gè)節(jié)點(diǎn)在進(jìn)入退避進(jìn)程前需要等待的時(shí)間，實(shí)現(xiàn)幀間間隔的功能；Backoff_time是每個(gè)節(jié)點(diǎn)在退避進(jìn)程中退避的時(shí)間；NAV_time是沒有在通信的節(jié)點(diǎn)預(yù)留信道的時(shí)間。這三個(gè)時(shí)間也關(guān)系著整個(gè)協(xié)議所處的狀態(tài)。圖2給出了具體的實(shí)現(xiàn)流程圖，具體實(shí)現(xiàn)過程步驟如下：

[!--empirenews.page--]
    (1)若MAC_flag為false時(shí)，表明信道空閑，此時(shí)進(jìn)入(2)；若MAC_flag為true，則說明現(xiàn)在信道已被占用，此時(shí)不管節(jié)點(diǎn)已經(jīng)處于什么狀態(tài)都會(huì)進(jìn)入第七步，除了正在發(fā)送數(shù)據(jù)的節(jié)點(diǎn)，由于正在發(fā)送的節(jié)點(diǎn)是不可能監(jiān)聽信道的，而且也無法接收其他節(jié)點(diǎn)的數(shù)據(jù)，載波偵聽機(jī)制在這種狀態(tài)下是失效的，因此不會(huì)出現(xiàn)正在發(fā)送數(shù)據(jù)的節(jié)點(diǎn)從發(fā)送狀態(tài)突然變?yōu)榻邮諣顟B(tài)。
    (2)執(zhí)行幀間間隔進(jìn)程，遞減IFS_time大小，直到為0就進(jìn)入(3)。IFS_time的初始值為DIFS。
    (3)退避進(jìn)程。退避時(shí)間的大小主要是由ARM提供，當(dāng)節(jié)點(diǎn)經(jīng)歷了一個(gè)時(shí)隙時(shí)間，退避時(shí)隙數(shù)減1，但當(dāng)節(jié)點(diǎn)沒有完全經(jīng)歷一個(gè)時(shí)隙時(shí)間，退避時(shí)隙數(shù)就不會(huì)變化。退避進(jìn)程結(jié)束后就會(huì)進(jìn)入(4)。
    (4)判斷發(fā)送類型，設(shè)計(jì)中發(fā)送類型Tx_tpye的初始值為1。若Tx_tpye為0，則為節(jié)點(diǎn)發(fā)送ACK，根據(jù)接收到的數(shù)據(jù)幀中的源／目的節(jié)點(diǎn)號以及序列號等組裝回復(fù)發(fā)送節(jié)點(diǎn)ACK，并初始化IFS_time和Backoff_time以備節(jié)點(diǎn)發(fā)送數(shù)據(jù)幀使用，同時(shí)設(shè)置NAV_flag為true，更新NAV_time的值，繼續(xù)虛擬載波偵聽，避免出現(xiàn)發(fā)送ACK的節(jié)點(diǎn)會(huì)優(yōu)先占用信道的情況；若Tx_tpye不為0，則表明節(jié)點(diǎn)可以開始發(fā)送數(shù)據(jù)幀，轉(zhuǎn)入(5)。
    (5)發(fā)送數(shù)據(jù)幀前首先判斷是否超過最大允許發(fā)送的時(shí)間，若超過了就丟棄該數(shù)據(jù)幀，將IFS_time設(shè)置為EIFS，Backof_time初始化，超時(shí)計(jì)時(shí)器停止；若沒有超過最大允許發(fā)送時(shí)間，則節(jié)點(diǎn)正式發(fā)送數(shù)據(jù)幀，并啟動(dòng)單次超時(shí)計(jì)時(shí)，發(fā)送完畢后就等待ACK，此時(shí)進(jìn)入(6)。
    (6)在等待ACK到來的同時(shí)判斷是否超時(shí)單次允許發(fā)送的時(shí)間，若超過了，則重傳次數(shù)遞加；然后判斷是否超過重傳門限，如果超過了門限，則丟棄該數(shù)據(jù)幀；如果沒有超過，則將IFS_time設(shè)置為EIFS，而且還需要ARM的隨機(jī)退避算法根據(jù)重傳次數(shù)重新給一個(gè)退避時(shí)隙數(shù)，同時(shí)修改數(shù)據(jù)幀中的重傳位以便接收節(jié)點(diǎn)識(shí)別。
    (7)保存當(dāng)前退避進(jìn)程中的Backoff_time和剛剛結(jié)束的幀間間隔的大小IFS_time，接收MAC幀并解析其中相關(guān)的數(shù)據(jù)，為后續(xù)的組裝ACK做準(zhǔn)備，然后進(jìn)入(8)，同時(shí)將NAV_flag設(shè)置為true，保證MAC層能處理完數(shù)據(jù)。
    (8)校驗(yàn)接收到的MAC幀是否正確，若不正確，則將IFS_time設(shè)置為EIFS，NAV_flag設(shè)置為false，NAV_time設(shè)置為0，這樣節(jié)點(diǎn)就進(jìn)入執(zhí)行幀間間隔進(jìn)程。若校驗(yàn)正確，則進(jìn)入(9)。
    (9)將FPGA解析出來的目的節(jié)點(diǎn)號與本節(jié)點(diǎn)的比較，判斷是否是發(fā)送給本節(jié)點(diǎn)的。如果不是發(fā)送給本節(jié)點(diǎn)的，那么就再比較本節(jié)點(diǎn)現(xiàn)在的NAV_time值是否大于接收到的MAC幀內(nèi)的NAV，若大于則本節(jié)點(diǎn)繼續(xù)按照現(xiàn)有的NAV_time值執(zhí)行下去；若小于接收到的MAC幀內(nèi)的NAV，則使用MAC幀內(nèi)的NAV來更新本節(jié)點(diǎn)的NAV_time值，然后以最新的NAV_time值遞減下去直到為0，虛擬載波偵聽顯示空閑。但是在執(zhí)行NAV_time遞減過程中隨時(shí)都有可能收到新MAC幀，而且也不是發(fā)送給本節(jié)點(diǎn)的，照樣要執(zhí)行本步驟，并不是等到NAV_time變?yōu)?后再更新。如果是發(fā)送給本節(jié)點(diǎn)的，則會(huì)進(jìn)入(10)。
     (10)若節(jié)點(diǎn)接收到的是數(shù)據(jù)幀。即Rx_type為1，F(xiàn)PGA將接收到的數(shù)據(jù)幀上傳ARM；同時(shí)將IFS_time更新為SIFS，Backoff_time設(shè)置為0，這樣使得接收到數(shù)據(jù)幀到發(fā)送ACK之間的時(shí)間間隔為SIFS，并將Tx_tpye設(shè)置為0，NAV_flag變?yōu)閒alse，進(jìn)入(2)，開始準(zhǔn)備發(fā)送ACK。如果Rx_type為0，則節(jié)點(diǎn)接收到的是ACK，說明一次數(shù)據(jù)收發(fā)過程結(jié)束，節(jié)點(diǎn)將初始化相關(guān)參數(shù)，計(jì)時(shí)停止等，F(xiàn)PGA釋放空間，表明該數(shù)據(jù)幀已發(fā)送成功。

3 仿真驗(yàn)證
    基于CSMA／CA的MAC協(xié)議的實(shí)現(xiàn)關(guān)鍵在于各個(gè)節(jié)點(diǎn)對各種情況的處理，因此對一個(gè)節(jié)點(diǎn)協(xié)議功能的仿真驗(yàn)證也能說明設(shè)計(jì)的正確性。本設(shè)計(jì)中FPGA部分的設(shè)計(jì)是重點(diǎn)，所以使用ModelSim進(jìn)行仿真觀察節(jié)點(diǎn)FPGA的處理過程。
3．1 信道競爭過程
    基于CSMA／CA的MAC協(xié)議中各個(gè)節(jié)點(diǎn)也不知道自身周圍的節(jié)點(diǎn)情況，因此節(jié)點(diǎn)競爭信道時(shí)隨時(shí)都可能檢測到信道已被占用。圖3給出了節(jié)點(diǎn)在退避過程中檢測到物理載波偵聽變?yōu)槊?，立刻停止退避進(jìn)程，將此時(shí)的退避時(shí)隙數(shù)掛起，即退避時(shí)隙數(shù)保留為31。待到信道重新空閑超過幀間間隔DIFS后，將以保留的退避時(shí)隙數(shù)繼續(xù)進(jìn)行退避進(jìn)程，變?yōu)?后開始發(fā)送數(shù)據(jù)幀。在圖中還可以看到節(jié)點(diǎn)收到正確的ACK后，更新NAV的過程。從仿真圖的執(zhí)行流程可以說明所設(shè)計(jì)的MAC協(xié)議滿足載波偵聽機(jī)制、幀間間隔、隨機(jī)退避的功能要求。

3．2 數(shù)據(jù)傳輸過程
    從圖4中可以觀察到節(jié)點(diǎn)發(fā)送第一個(gè)數(shù)據(jù)幀后，超時(shí)計(jì)數(shù)器開始計(jì)時(shí)，但在規(guī)定時(shí)間內(nèi)沒有收到ACK，則重傳數(shù)據(jù)幀，重傳退避的時(shí)間是重新賦值的，并且?guī)g間隔不再是DIFS，而是EIFS；當(dāng)節(jié)點(diǎn)接收到正確的ACK后，開始發(fā)送新的數(shù)據(jù)幀。說明了所設(shè)計(jì)的MAC協(xié)議能夠?qū)崿F(xiàn)確認(rèn)重傳機(jī)制。

4 結(jié)語
    在以ARM和FPGA為主的硬件結(jié)構(gòu)上，設(shè)計(jì)與實(shí)現(xiàn)了基于CSMA／CA的MAC協(xié)議，該協(xié)議具有載波偵聽機(jī)制、隨機(jī)退避、確認(rèn)重傳等功能。經(jīng)過仿真測試，驗(yàn)證了所設(shè)計(jì)MAC協(xié)議的可行性。