Renesas用低功耗技術開發(fā)下一代手機芯片

  Renesas公司近日采用降低功耗技術開發(fā)高性能CPU芯片以及采用待機技術實現(xiàn)在低待機電流條件下，快速從待機狀態(tài)轉(zhuǎn)換到激活狀態(tài)，這一技術可用于手機芯片核類似的應用。

    詳細技術特點是：

    （1）    降低工作電流的超標量CPU芯片技術：

     指針控制管道技術（一個指令周期只做一次flip-flop更新，降低了約25％的功率）、指令緩存器激活率降低技術（指令緩存器劃分為很多塊，根據(jù)狀態(tài)，只有訪問的塊可以操作。減少了激活率并且降低了與訪問高速緩存相關的電流消耗約45％）。

    （2）    待機技術實現(xiàn)快速狀態(tài)轉(zhuǎn)換同時，最小化待機電流：

    芯片電路劃分為不同的區(qū)域，每個區(qū)域包含一個供電開關；在“持續(xù)待機模式”，只給SRAM和控制寄存器供電，而大多數(shù)芯片面積，包括CPU和高速緩存，都關閉供電開關，大大降低待機電流。

    使用該技術生產(chǎn)的下一代手機芯片的測試結(jié)果：如果采用0.13 CMOS 工藝，在200 MHz CPU（處理性能360 MIPS）工作頻率下，功率消耗80mW， 那么對于每單位功率處理性能達到4500 MIPS/W，轉(zhuǎn)換到激活狀態(tài)時間最大為3毫秒，同時待機電流不大于100 mA。

    該技術可用于便攜式信息設備如手機，以及提供高性能、低功耗的大規(guī)模集成芯片技術。該技術將在2004年2月開始，由San Francisco主辦的 IEEE International Solid-State Circuits Conference (ISSCC)上公布。