高效能/尺寸小/成本低　HSIC接口設(shè)計(jì)受青睞

HSIC介面在硬體接線式晶片互連應(yīng)用上的效能遠(yuǎn)勝于USB，因此愈來(lái)愈受歡迎。該雙訊號(hào)源同步介面提供媲美USB的480Mbit/s高速資料傳輸能力;負(fù)責(zé)傳輸資料的主機(jī)驅(qū)動(dòng)器與傳統(tǒng)USB拓?fù)渫耆嫒荨?/p>

高速晶片互連(HSIC)標(biāo)準(zhǔn)本身并不支援USB全速和低速模式，但只要使用HSIC集線器就能提供相關(guān)高速及低速支援。

HSIC與USB介面的差異只在于實(shí)體層，其主要功能包括源同步串行資料傳輸，而且不含線性調(diào)頻(Chirp)訊號(hào)協(xié)定。此外，該介面是處在永遠(yuǎn)的連線狀態(tài)下，因此就不需要熱插拔功能。

HSIC具有1.2V訊號(hào)位準(zhǔn)，適合標(biāo)準(zhǔn)LV CMOS位準(zhǔn)的低功率應(yīng)用。最高線路長(zhǎng)度為10公分。藉由HSIC在主機(jī)與裝置端之間傳送資料的協(xié)定與USB相同，詳見圖1。

整體而言，HSIC與USB的主要差別在于，前者透過(guò)單一資料線傳送所有資訊，而栓鎖脈沖訊號(hào)會(huì)通知何時(shí)進(jìn)行接收訊號(hào)取樣。另外，HSIC還利用雙倍資料傳輸速率傳遞訊號(hào)，以便在栓鎖脈沖訊號(hào)的上升緣及下降緣進(jìn)行資料取樣;栓鎖脈沖訊號(hào)在240MHz的頻率作動(dòng)，可提供480Mbit/s的總資料傳輸速率。

尺寸小/成本低　HSIC采全數(shù)位標(biāo)準(zhǔn)

如上文所述，HSIC效能遠(yuǎn)勝于USB。由于HSIC為全數(shù)位標(biāo)準(zhǔn)，毋須采用類比前端驅(qū)動(dòng)，這就能縮減晶片尺寸且節(jié)省成本;此外，簡(jiǎn)化連接協(xié)定僅需要較少的數(shù)位邏輯，使晶片尺寸也隨之縮少。

HSIC標(biāo)準(zhǔn)不會(huì)自然而然降低功耗，但因?yàn)樯倭祟惐惹岸蓑?qū)動(dòng)，故能采用較低功耗的設(shè)計(jì)，特別是類比電路不必為縮減制程和特征尺寸而與數(shù)位電路成一比一的比率。

當(dāng)HSIC處于暫停狀態(tài)時(shí)可達(dá)到超低功率，這是由于栓鎖脈沖線或資料線上不會(huì)消耗電流。相比之下，USB標(biāo)準(zhǔn)處于暫停狀態(tài)時(shí)會(huì)透過(guò)1.5kΩ的上拉電阻器，在D+訊號(hào)下消耗最小200μA的電流。

由于HSIC與USB的差異只在于實(shí)體層，因此從USB轉(zhuǎn)移至HSIC的過(guò)程與轉(zhuǎn)換至一個(gè)全新標(biāo)準(zhǔn)并不相同。事實(shí)上，現(xiàn)有的USB軟體堆疊及協(xié)定的基本知識(shí)可快速轉(zhuǎn)移到HSIC。

當(dāng)使用USB標(biāo)準(zhǔn)時(shí)，每個(gè)資料封包都會(huì)采用同步模式，使接收器時(shí)脈能與輸入資料的相位同步。D+/D-的差分訊號(hào)繼而根據(jù)該同步模式被取樣。HSIC利用獨(dú)立的栓鎖脈沖線去通知接收器何時(shí)進(jìn)行輸入資料取樣，而HSIC資料訊號(hào)會(huì)在栓索脈沖訊號(hào)的上升緣及下降緣被取樣。

不論任何原因，若栓鎖脈沖訊號(hào)及資料訊號(hào)發(fā)生傾斜時(shí)，取樣資料就會(huì)被破壞。HSIC電氣規(guī)格界定最大容許傾斜時(shí)間為15ps。

為確保傾斜情況不會(huì)造成問(wèn)題，HSIC線路必須愈短愈好，不能長(zhǎng)于十公分。資料線路及栓鎖脈沖線路的長(zhǎng)度須相同，且按50Ω單端阻抗路線發(fā)送資料。

為方便說(shuō)明市場(chǎng)可接受的傾斜度，圖2顯示出測(cè)試封包起初從主機(jī)傳送到裝置端的情況，當(dāng)中使用兩條相同長(zhǎng)度的HSIC線路。至于圖3則顯示出從相同主機(jī)傳送同樣的封包到裝置端，當(dāng)中的栓鎖脈沖線路比資料線路長(zhǎng)十公分，而其傾斜值只有0.5ns。雖然這是一個(gè)極端的例子，但結(jié)果反映出，即使只是輕微的線路長(zhǎng)度的不匹配也有可能違反HSIC規(guī)格。

HSIC的單端特性以及與USB在訊號(hào)中斷上的差別，使探測(cè)HSIC線路時(shí)出現(xiàn)困難。只要在傳送器或接收器放置一個(gè)連接到示波器的差動(dòng)式探測(cè)器，就可輕易監(jiān)測(cè)標(biāo)準(zhǔn)的USB訊號(hào)并將其解碼。HSIC訊號(hào)則比較敏感，因此在探測(cè)這些訊號(hào)時(shí)應(yīng)將傳輸線理論一并考慮在內(nèi)。

理想做法，是在被觀察的訊號(hào)源須在對(duì)方一側(cè)進(jìn)行探測(cè);至于觀察來(lái)自主機(jī)的訊號(hào)，就應(yīng)在裝置端放置探測(cè)器。

假如在裝置端那方探測(cè)來(lái)自裝置端的訊號(hào)時(shí)，就會(huì)導(dǎo)致訊號(hào)變形。這有可能是因訊號(hào)反射到自身而產(chǎn)生干擾所致。線路中間部分也可進(jìn)行探測(cè)，惟結(jié)果不如在一側(cè)進(jìn)行探測(cè)般明確。最理想的做法是同時(shí)在兩個(gè)終端進(jìn)行探測(cè)。串聯(lián)協(xié)定分析儀或能在兩個(gè)方向進(jìn)行準(zhǔn)確的訊號(hào)取樣，但十公分的線路長(zhǎng)度限制使這個(gè)做法變得不切實(shí)際。

HSIC介面旨在使主機(jī)或周邊裝置不論在各種排序下亦能啟動(dòng)。為保證連接準(zhǔn)確無(wú)誤，主機(jī)、集線器及周邊裝置必須確保栓鎖脈沖線或資料線不會(huì)產(chǎn)生不確定值，一般稱為三態(tài)。

圖4為示波器擷取的HSIC連接序列，該序列沒有速度限制，所以比USB連接序列簡(jiǎn)單得多。HSIC的連接序列可由簡(jiǎn)單的狀態(tài)機(jī)處理，有助于降低設(shè)計(jì)對(duì)晶片尺寸的要求。

當(dāng)使用標(biāo)準(zhǔn)USB時(shí)，主機(jī)可藉由監(jiān)測(cè)DP/DM訊號(hào)電壓的大小，確定下游埠是否已經(jīng)被中斷連接。若電壓超過(guò)切斷電壓臨限，主機(jī)可得出裝置端已中斷連接。由于HSIC是為永不斷線的硬體接線式應(yīng)用而設(shè)，因此并不支援?dāng)嗑€協(xié)定?？墒?，下游裝置端仍有可能出現(xiàn)疑似的斷線情況，故必須確保主機(jī)不會(huì)永久與裝置端失去連接。

當(dāng)不使用匯流排時(shí)，主機(jī)往往處于閑置狀態(tài)，加上訊號(hào)的閑置狀態(tài)與暫停狀態(tài)相同，因而有可能出現(xiàn)疑似的連接中斷或關(guān)斷情況。主機(jī)無(wú)法得知下游裝置端是否，又或何時(shí)關(guān)掉或中斷連接。

由于暫停訊號(hào)與閑置訊號(hào)相同，使下游裝置端有可能認(rèn)為自己處于暫停狀態(tài)，而上游主機(jī)就會(huì)以為沒有下游裝置端，繼而無(wú)限期等候連接訊號(hào)。若上游主機(jī)終止埠口運(yùn)作，而裝置端認(rèn)為本身處于暫停狀態(tài)，類似的關(guān)斷情況也會(huì)出現(xiàn)。

這種情況不會(huì)在從不循環(huán)功率或軟重置的主機(jī)與裝置端之間發(fā)生，否則必須在連結(jié)時(shí)或軟體堆疊層，以應(yīng)用特定的方式處理。工程師可以防止該情況發(fā)生為首要目標(biāo)，進(jìn)行軟體堆疊燒錄或設(shè)計(jì)連結(jié)。

另一方法，是系統(tǒng)單晶片(SoC)藉著重設(shè)HSIC集線器去中斷連接，然后處理下游裝置端，該裝置端就會(huì)產(chǎn)生恢復(fù)操作序列，并重新建立連接。

只要相關(guān)的連接準(zhǔn)確無(wú)誤，而正確的中斷連接步驟亦獲得跟從，HSIC標(biāo)準(zhǔn)的效能在硬體接線式應(yīng)用上就會(huì)勝過(guò)USB。這些步驟在排解HSIC連接疑難時(shí)尤為重要。