Synopsys全新HAPS適配器加速軟件開始啟動

亮點：

• HAPS原型設(shè)計系統(tǒng)與Juno ARM開發(fā)平臺結(jié)合，加速ARMv8-A SoC的軟件開發(fā)、軟硬件集成和系統(tǒng)驗證。

• Juno ARM開發(fā)平臺讓基于ARMv8-A處理器操作系統(tǒng)內(nèi)核或驅(qū)動代碼的移植得以提前。

• 軟硬件集成的HAPS系統(tǒng)，通過設(shè)計規(guī)劃、FPGA綜合和調(diào)試的自動化特性，實現(xiàn)快速原型設(shè)計。

• 適用于Juno ARM開發(fā)平臺的DesignWare® IP原型設(shè)計套件，加速IP原型設(shè)計以及與基于ARMv8-A系統(tǒng)的集成。

新思科技(Synopsys, Inc.，納斯達克股票市場代碼：SNPS)日前發(fā)布了一款新型HAPS適配器，它能夠使HAPS基于 FPGA的原型設(shè)計系統(tǒng)輕松連接到Juno ARM開發(fā)平臺。該軟件開發(fā)平臺包括配備ARM Cortex®-A7或Cortex-A57和Cortex-A53 MPCore™的Juno Versatile Express板、Mali™-T624，以及遍及Linaro Linux的參考軟件。Synopsys HAPS基于FPGA的集成軟硬件原型設(shè)計系統(tǒng)能夠以最高的系統(tǒng)性能在最短時間內(nèi)提供首次原型設(shè)計，并且支持高達16億個ASIC網(wǎng)關(guān)。通過利用配備 Juno ARM開發(fā)平臺的HAPS系統(tǒng)，設(shè)計人員能夠加速基于ARMv8-A系統(tǒng)級芯片(SoC)的軟件開發(fā)、軟硬件集成和系統(tǒng)驗證。

ARM媒體處理群組產(chǎn)品營銷副總裁Jakub Lamik表示：“隨著ARM生態(tài)系統(tǒng)提供的SoC設(shè)計越來越復(fù)雜，越來越側(cè)重性能、效率和可擴展性，亟需像HAPS這樣的解決方案來加速軟件開發(fā)和IP 驗證。設(shè)計人員面臨著打造功能更強的產(chǎn)品，控制成本以及縮短產(chǎn)品上市時間的挑戰(zhàn)。HAPS能夠通過優(yōu)化設(shè)計流程來應(yīng)對這一挑戰(zhàn)，而且通過將其連接到實施最新的ARMv8-A和Mali技術(shù)的Juno ARM開發(fā)平臺，我們已經(jīng)看到了提速成果。”

HAPS基于FPGA的物理原型設(shè)計系統(tǒng)包括用于設(shè)計規(guī)劃、FPGA合成和調(diào)試的集成軟硬件工具流程。HAPS ProtoCompiler軟件擁有HAPS系統(tǒng)架構(gòu)的內(nèi)置知識，能夠自動實現(xiàn)映射IP區(qū)塊的分區(qū)，從而完成子系統(tǒng)和SoC。與非集成原型相比，它能夠在最短時間內(nèi)完成首次原型設(shè)計，并將后續(xù)編譯迭代控制在幾個小時內(nèi)。HAPS系統(tǒng)通過HAPS內(nèi)置的深度追蹤調(diào)試(DTD)技術(shù)，提供出色的調(diào)試可視性和自動化，能夠捕捉數(shù)以千計的調(diào)試信號，或快速追蹤每個FPGA的數(shù)據(jù)。此外，Synopsys DesignWare IP Prototyping Kits原型設(shè)計套件支持Juno ARM開發(fā)平臺去提供經(jīng)過驗證的參考設(shè)計，使設(shè)計人員能夠在幾分鐘內(nèi)開始在SoC上實施IP。

Synopsys的IP和原型設(shè)計營銷副總裁John Koeter表示：“Synopsys HAPS原型設(shè)計系統(tǒng)提供最高的系統(tǒng)性能和調(diào)試可視性，使設(shè)計和驗證團隊能夠避免代價高昂的返工，并且加速開發(fā)進度。通過使用Synopsys適用于 Juno ARM開發(fā)平臺的HAPS適配器，設(shè)計人員可以大幅縮短首次原型設(shè)計的時間，并且加速基于ARMv8-A設(shè)計的軟件開發(fā)。”

可用性和資源

適用于Juno ARM開發(fā)平臺的HAPS適配器現(xiàn)在可用于HAPS-80、HAPS-70和HAPS-DX系統(tǒng)。適用于Juno ARM開發(fā)平臺用的DesignWare USB 3.0 Host IP Prototyping Kit原型設(shè)計套件也已可用。適用于其他接口協(xié)議的IP原型設(shè)計套件尚在開發(fā)中。