風(fēng)力發(fā)電機(jī)實(shí)驗(yàn)測(cè)試系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

摘  要： 設(shè)計(jì)了一種可同時(shí)測(cè)試多個(gè)參數(shù)，功能綜合的風(fēng)力發(fā)電機(jī)測(cè)試系統(tǒng)。分析了兩種A/D芯片與DSP的連接電路，在系統(tǒng)前端對(duì)待測(cè)的高電壓與高電流進(jìn)行信號(hào)調(diào)理，實(shí)現(xiàn)A/D芯片與DSP芯片之間并行的連接方式。利用DSP定時(shí)器中斷來觸發(fā)A/D芯片進(jìn)行數(shù)據(jù)采集，同時(shí)利用CPLD控制A/D芯片同步采樣。采用內(nèi)部軟件濾波，要求濾除干擾的奇次諧波，實(shí)驗(yàn)結(jié)果證明濾波效果明顯。
關(guān)鍵詞： 數(shù)據(jù)采集； DSP； 信號(hào)調(diào)理

    風(fēng)能是一種用之不竭、清潔的可再生能源，在眾多可再生能源中具有很大潛力。我國(guó)風(fēng)力資源豐富，研究發(fā)展適合風(fēng)力發(fā)電使用的風(fēng)力發(fā)電機(jī)，具有重要的理論意義與實(shí)用價(jià)值[1]。風(fēng)力發(fā)電機(jī)研制成功后，為了保證風(fēng)力發(fā)電機(jī)的正常運(yùn)行與安全，出廠前的測(cè)試顯得至關(guān)重要。目前的風(fēng)力發(fā)電機(jī)測(cè)試系統(tǒng)中，測(cè)試參數(shù)單一，需用多個(gè)測(cè)試設(shè)備分別測(cè)試不同的參數(shù)。
　 針對(duì)目前風(fēng)力發(fā)電機(jī)測(cè)試設(shè)備的缺點(diǎn)，本文設(shè)計(jì)了一套基于數(shù)字信號(hào)處理器TMS320C5416的功能全面的風(fēng)力發(fā)電機(jī)測(cè)試系統(tǒng)，解決了以往測(cè)試儀器功能單一的問題。其中數(shù)據(jù)采集部分是整個(gè)系統(tǒng)高精度測(cè)量的關(guān)鍵所在。本數(shù)據(jù)采集部分以THS1206和ADS7864為核心，采用CPLD和DSP對(duì)兩種采集芯片進(jìn)行邏輯控制與數(shù)據(jù)傳輸，同時(shí)采集22個(gè)通道的數(shù)據(jù),分別為8路交流電壓、8路交流電流、2路直流電壓、2路直流電流和2路4~20 mA信號(hào)。由于本測(cè)試系統(tǒng)需對(duì)交流部分進(jìn)行頻譜分析,對(duì)于需要進(jìn)行頻譜分析部分采用最高速率為6 MS/s的THS1206，不需進(jìn)行頻譜分析的部分采用可同步采樣的ADS7864。采樣轉(zhuǎn)換精度為12 bit，利用前端信號(hào)調(diào)理電路可將待測(cè)信號(hào)調(diào)理到-5 V~+5 V，這種結(jié)構(gòu)很好地滿足了風(fēng)力發(fā)電機(jī)測(cè)試系統(tǒng)的精度高、速率快、簡(jiǎn)單可靠的要求。
1 系統(tǒng)總體設(shè)計(jì)
　 本文的風(fēng)力發(fā)電機(jī)測(cè)試系統(tǒng)總體實(shí)現(xiàn)框圖如圖1所示，主要組成部分為DSP和2種A/D芯片(分別為4片THS1206和4片ADS7864)。圖中，8路0～1 500 V的交流電壓和8路0～10A的交流電流首先經(jīng)過交流電壓互感器和交流電流互感器后分別變?yōu)?5 V～+5 V交流電壓和0～5 A的交流電流。此外，本系統(tǒng)需測(cè)試的還有2路0 ~1 500 V直流電壓，2路0~100 mA直流電流，2路4~20 mA標(biāo)準(zhǔn)信號(hào)。22路需測(cè)試的信號(hào)全部經(jīng)過各自的信號(hào)調(diào)理電路,將電壓范圍調(diào)理到A/D芯片適用的范圍。核心器件CPU采用TI公司的TMS320C5416, TMS320C5416是一種低功耗、高性能的16位定點(diǎn)DSP芯片，速度為160 MIPS，集實(shí)時(shí)信號(hào)處理能力和控制器外設(shè)功能于一身。滿足測(cè)試系統(tǒng)要求，負(fù)責(zé)數(shù)據(jù)實(shí)時(shí)采集與處理。大規(guī)模可編程邏輯器件CPLD主要完成系統(tǒng)各個(gè)功能模塊的總線（數(shù)據(jù)總線、地址總線、控制總線）管理。時(shí)鐘電路可方便顯示整個(gè)測(cè)試系統(tǒng)的采樣開始與結(jié)束時(shí)間，可具體顯示到年、月、日、時(shí)、分、秒，方便觀看。LCD液晶顯示屏可方便觀測(cè)頻譜分析的諧波波形。鍵盤作為整個(gè)測(cè)試系統(tǒng)的一個(gè)輸入設(shè)備，可控制系統(tǒng)啟動(dòng)。TMS320C5416本身內(nèi)部只有16 KB的ROM和128 KB的RAM，由于本測(cè)試系統(tǒng)需采集大量數(shù)據(jù)進(jìn)行測(cè)試，所以有必要進(jìn)行存儲(chǔ)器外擴(kuò)來進(jìn)行數(shù)據(jù)及時(shí)存儲(chǔ)，其中SRAM用于存儲(chǔ)實(shí)時(shí)動(dòng)態(tài)數(shù)據(jù)，F(xiàn)lash存儲(chǔ)的數(shù)據(jù)可防止掉電時(shí)丟失，E²PROM用于存儲(chǔ)采樣頻率及前端互感器的變比等。通過USB接口連接PC機(jī)，用于保存每次的測(cè)量結(jié)果，方便管理與打印，利于查找。

2 測(cè)試系統(tǒng)硬件設(shè)計(jì)
2.1  THS1206與TMS320C5416的接口電路
    THS1206是TI公司推出的可編程、多通道、低功耗、內(nèi)置FIFO的12位并行高速A/D轉(zhuǎn)換芯片，功耗只有220 mW，最高采樣速率可達(dá)到6 MS/s,4通道同時(shí)采樣單通道采樣速率可達(dá)到1 MS/s以上，完全滿足本系統(tǒng)需要進(jìn)行頻譜分析的高速率要求[3]。
    THS1206模數(shù)轉(zhuǎn)換器主要特點(diǎn)是四個(gè)模擬通道可同時(shí)實(shí)現(xiàn)無相差采樣，即可同時(shí)由采樣方式轉(zhuǎn)換到保持方式下。四個(gè)模擬通道可設(shè)置為3種方式：(1)四個(gè)單通道輸入；(2)兩個(gè)差分通道輸入；(3)兩個(gè)單通道輸入和一個(gè)差分通道輸入。THS1206提供了三個(gè)參考電壓(1.5 V、2.5 V、3.5 V)。它的許多引腳功能是可編程的，這使得其與處理器的硬件接口很靈活，轉(zhuǎn)換結(jié)果以并行方式通過數(shù)據(jù)總線的D0~D11位來傳送。[!--empirenews.page--]
    本系統(tǒng)THS1206采用4個(gè)單通道輸入模式，圖2為一片THS1206與TMS320C5416型DSP的接口電路。DSP采用復(fù)合引腳R/W來進(jìn)行讀寫操作，THS1206的可編程引腳WR與DSP的R/W引腳連接。THS1206的RD引腳通過連接一個(gè)電阻上拉為高電平。THS1206有兩個(gè)片選信號(hào)CS0和CS1。TMS320C5416通過IOSTRB引腳選擇外圍空間，與THS1206的CS0相連，地址線A17與CS1相連。THS1206的數(shù)據(jù)總線(D0~D11)可以直接與TMS320C5416的(D0~D11)數(shù)據(jù)總線相連，無需經(jīng)過緩沖和電壓轉(zhuǎn)換。測(cè)試系統(tǒng)由DSP定時(shí)器提供轉(zhuǎn)換時(shí)鐘信號(hào)。DSP采用中斷方式讀取轉(zhuǎn)換后的數(shù)據(jù)。THS1206的DATA-AV直接與DSP的INT2相連。

    由于本文的風(fēng)力發(fā)電機(jī)測(cè)試系統(tǒng)需要進(jìn)行頻譜分析的是交流部分，8路0～1 500 V的交流電壓和8路0～10 A交流電流,用于交流部分頻譜分析的A/D芯片THS1206為4通道輸入芯片，所以本系統(tǒng)需用4片THS1206。
2.2  ADS7864與TMS320C5416接口電路
　ADS7864是德州儀器(TI)公司Burr-Brown產(chǎn)品部推出的快速6通道全差分輸入的雙12位A/D轉(zhuǎn)換器。能以500 kS/s的采樣速率進(jìn)行6通道同時(shí)采樣，特別適合于數(shù)據(jù)采集系統(tǒng)中電力參數(shù)的采集[4]。
　圖3為TMS320C5416與一片ADS7864的接口電路，6個(gè)差分模擬輸入通道CHA0、CHA1、CHB0、CHB1、CHC0和CHC1輸入的模擬信號(hào)被ADS7864的6個(gè)采樣保持器保持，當(dāng)ADS7864對(duì)采樣的6路信號(hào)轉(zhuǎn)換完畢后，ADS7864的BUSY引腳產(chǎn)生中斷信號(hào)，與DSP的INT0引腳相連表示轉(zhuǎn)換完畢，DSP可以通過中斷程序?qū)D(zhuǎn)換完畢的采樣信號(hào)進(jìn)行讀取與處理。ADS7864的A2、A1、A0為地址和模式控制端，用于選擇數(shù)據(jù)的讀出方式，這里A2A1A0=110,輸出模式為循環(huán)方式。BYTE信號(hào)用于決定輸出數(shù)據(jù)寬度，令其為低電平，一次輸出16位信號(hào)(DB15~DB0)，CLOCK信號(hào)用作A/D轉(zhuǎn)換所需的時(shí)鐘,這里選擇時(shí)鐘的最高工作頻率為8 MHz，由CPU的時(shí)鐘提供。控制三組輸入通道的采樣/保持信號(hào)HOLDA、HOLDB、HOLDC連接在一起，由CPLD進(jìn)行控制。

    由于TMS320C5416的I/O口工作電壓是3.3 V，ADS7864的數(shù)字端工作電壓是5 V，所以它們之間必須連接由5 V轉(zhuǎn)換到3.3 V的電平轉(zhuǎn)換芯片74LVC16245。本文風(fēng)力發(fā)電機(jī)測(cè)試系統(tǒng)需要同步測(cè)試22路信號(hào)，ADS7864為6通道差分輸入A/D轉(zhuǎn)換芯片，所以本系統(tǒng)需用4片ADS7864芯片。22路信號(hào)的同步采集由CPLD控制每片ADS7864的HOLDX引腳為低電平來實(shí)現(xiàn)。
3 測(cè)試系統(tǒng)軟件設(shè)計(jì)
3.1 系統(tǒng)整體軟件設(shè)計(jì)
　 本文風(fēng)力發(fā)電機(jī)測(cè)試系統(tǒng)主程序流程圖如圖4(a)所示。首先進(jìn)行系統(tǒng)初始化，根據(jù)DSP芯片固有的功能和特征，進(jìn)入主程序的入口設(shè)置，所有寄存器清零，進(jìn)行程序存儲(chǔ)器ROM區(qū)和數(shù)據(jù)存儲(chǔ)器RAM區(qū)的初始化，中斷矢量設(shè)置等主程序運(yùn)行前的準(zhǔn)備工作，以及檢查系統(tǒng)電源，監(jiān)視芯片上電后的DSP芯片內(nèi)的硬件運(yùn)行情況。當(dāng)DSP芯片運(yùn)行正常后，進(jìn)入測(cè)試系統(tǒng)軟件的主程序運(yùn)行，使用默認(rèn)配置參數(shù)來設(shè)定系統(tǒng)的存儲(chǔ)器資源和總線占用資源。

　 系統(tǒng)在默認(rèn)配置參數(shù)正常的情況下，開始定時(shí)器設(shè)置，系統(tǒng)可通過定時(shí)器的設(shè)置確定采樣時(shí)間。在一次采樣結(jié)束后，首先進(jìn)入數(shù)據(jù)預(yù)處理，再將數(shù)據(jù)通過USB接口向上位機(jī)傳送。同時(shí)需要進(jìn)行頻譜分析的數(shù)據(jù)在液晶顯示屏里顯示出來。每次采樣及數(shù)據(jù)處理結(jié)束后，都要對(duì)數(shù)據(jù)的采樣數(shù)量進(jìn)行判斷，如果條件滿足，則系統(tǒng)數(shù)據(jù)采樣處理過程結(jié)束。如果不滿足，還要繼續(xù)進(jìn)行定時(shí)器設(shè)定時(shí)間的判斷，如果定時(shí)器設(shè)定時(shí)間到，則進(jìn)行新一輪的采樣過程，否則進(jìn)行等待循環(huán)狀態(tài)。[!--empirenews.page--]
3.2 A/D芯片的采樣控制軟件設(shè)計(jì)
　 在啟動(dòng)系統(tǒng)采樣工作前，系統(tǒng)首先要確定采集的數(shù)據(jù)是否要進(jìn)行頻譜分析，由CPLD進(jìn)行軟件編程設(shè)置，通過控制A/D芯片的片選信號(hào)，具體選擇哪種A/D芯片進(jìn)行采樣。通過定時(shí)器中斷啟動(dòng)系統(tǒng)的采樣。圖4(b)為A/D芯片采樣控制流程圖，其中A/D芯片ADS7864的同步采樣是通過CPLD控制其HOLDX引腳為低電平實(shí)現(xiàn)的，當(dāng)采樣工作結(jié)束后，A/D芯片的INT端口會(huì)輸出低電平信號(hào)給DSP的I/O端口。在程序中設(shè)置中斷，一旦檢測(cè)到I/O口工作結(jié)束的信號(hào)，通過DSP的地址總線選通A/D芯片，并輸出讀數(shù)據(jù)命令給A/D芯片，依次通過數(shù)據(jù)總線將結(jié)果讀入DSP。
4 濾波試驗(yàn)測(cè)試
　 眾所周知，風(fēng)力發(fā)電機(jī)并網(wǎng)運(yùn)行會(huì)給電網(wǎng)帶來影響，諧波污染是其中之一。任何一種風(fēng)力發(fā)電機(jī)并網(wǎng)運(yùn)行都會(huì)引起電壓和電流的畸變[5]。本文風(fēng)力發(fā)電機(jī)測(cè)試系統(tǒng)前端22路模擬輸入信號(hào)也會(huì)伴隨產(chǎn)生奇次諧波。為了濾除掉這些干擾的奇次諧波，本文采用內(nèi)部軟件方法有效地濾除了這些諧波。試驗(yàn)中，輸入部分為風(fēng)力發(fā)電機(jī)頻率為50 Hz的基波，伴隨基波的還有150 Hz、250 Hz等奇波頻率部分。要求濾除這些奇次諧波，只保留50 Hz的基波部分。具體濾波過程如下：首先應(yīng)用MATLAB軟件進(jìn)行濾波仿真，設(shè)計(jì)一個(gè)IIR(Infinite Impulse Response)型數(shù)字濾波器，濾波器的階數(shù)為3，觀察仿真波形圖，如果結(jié)果可行，則進(jìn)行DSP實(shí)現(xiàn)。
　 通過TMS320C5416的JTAG仿真接口，利用DSP的軟件開發(fā)平臺(tái)CCS(Code Composer Studio)進(jìn)行實(shí)驗(yàn)測(cè)試。輸入50 Hz的基波和相伴產(chǎn)生的奇次諧波。采樣頻率為1 500 Hz，采樣點(diǎn)為256點(diǎn)。圖5為利用CCS的繪圖工具繪制的采集到的256點(diǎn)數(shù)據(jù)的時(shí)域與頻域波形，圖5(a)為濾波前輸入信號(hào)的時(shí)域圖，圖5(b)為濾波后信號(hào)的時(shí)域圖，圖中橫坐標(biāo)為采樣時(shí)間，縱坐標(biāo)為輸入波形的幅度。由圖5(b)濾波后波形可以看出，濾波效果明顯，只剩下頻率為50 Hz的基波部分，干擾的奇次諧波被有效地濾掉了。圖5(c)、圖5(d)為濾波前后輸入信號(hào)的頻域圖，圖5(c)中可以看出，除了50 Hz基波部分外,還伴隨很多干擾的諧波成分，橫坐標(biāo)為信號(hào)周期，即頻率倒數(shù)，縱坐標(biāo)為信號(hào)的幅度,從圖5(d)濾波后的頻譜圖可以看出，大部分干擾諧波被濾掉，效果明顯，由于本實(shí)驗(yàn)采用的濾波器階數(shù)僅為3階，如果再提高濾波器階數(shù)，則濾波效果會(huì)更加明顯。

    在本文風(fēng)力發(fā)電機(jī)測(cè)試系統(tǒng)中,對(duì)22路輸入信號(hào)的采集至關(guān)重要，對(duì)于其中交流部分需要進(jìn)行頻譜分析，頻譜分析中涉及到FFT變換，則要求系統(tǒng)具有很高采樣速率。不需要進(jìn)行頻譜分析部分則要求同步性要好。本文所設(shè)計(jì)的風(fēng)力發(fā)電機(jī)測(cè)試系統(tǒng)采用了兩種A/D芯片，很好地滿足了系統(tǒng)要求，實(shí)時(shí)性強(qiáng)、精度高，功能綜合，能夠同時(shí)測(cè)試多個(gè)不同參數(shù)，解決了目前風(fēng)力發(fā)電機(jī)測(cè)試系統(tǒng)測(cè)試參數(shù)單一的缺點(diǎn)，并且內(nèi)部算法濾波效果明顯，達(dá)到了濾波要求。
參考文獻(xiàn)