基于Nios II的Boost型功率因數(shù)校正系統(tǒng)研究

摘要：分析了基于雙環(huán)Boost型功率因數(shù)校正(PFC)的控制原理及小信號模型，建立了基于PI調(diào)節(jié)的Boost型PFC控制系統(tǒng)。由于現(xiàn)場可編程門陣列(FPGA)可將Nios II軟核處理器及PWM等外設(shè)集成到系統(tǒng)主控芯片，從而使系統(tǒng)具有控制精度高、可靠性好等優(yōu)點。在此基礎(chǔ)上，設(shè)計了基于Nios II的Boost-PFC硬件電路，并搭建了相應(yīng)的實驗平臺進(jìn)行系統(tǒng)實驗。實驗結(jié)果表明，該系統(tǒng)校正后的功率因數(shù)高，達(dá)到了理論設(shè)計要求。
關(guān)鍵詞：功率因數(shù)校正；數(shù)字控制；現(xiàn)場可編程門陣列

1 引言
    PFC技術(shù)是減小諧波污染問題的有效方法之一。將PFC技術(shù)與數(shù)字控制技術(shù)相結(jié)合，實現(xiàn)數(shù)字化的PFC控制系統(tǒng)，已成為電力電子技術(shù)的一個重要研究方向。隨著微電子和半導(dǎo)體生產(chǎn)工藝的提高，多數(shù)集成電路設(shè)計已進(jìn)入片上可重構(gòu)系統(tǒng)時代，從而使計算機(jī)進(jìn)入微控制領(lǐng)域成為現(xiàn)實。在此基礎(chǔ)上，新型電力電子功率器件不斷出現(xiàn)，使得采用全控制的開關(guān)功率元件進(jìn)行PWM控制方式成為主流。傳統(tǒng)PWM控制大多采用單片機(jī)及高性能的DSP來實現(xiàn)，但由于單片機(jī)內(nèi)部系統(tǒng)體系結(jié)構(gòu)和計算功能等條件有限，使其在實現(xiàn)高效控制算法等方面遇到了困難。而DSP需要使用大量的外圍電路，并且系統(tǒng)的可升級性較差。
    EDA技術(shù)不斷發(fā)展，使得基于FPGA的數(shù)字系統(tǒng)為PFC系統(tǒng)的控制提供了一種新的有效方法。該方法就是在PFC系統(tǒng)中，將Nios II及PWM等外設(shè)集成到系統(tǒng)主控芯片EP2C8Q208C8型FPGA內(nèi)，使得系統(tǒng)體積更小，成本低，可靠性高，更適合嵌入式系統(tǒng)的要求，而且具有現(xiàn)場可編程性，能夠進(jìn)行升級換代，具有廣闊的應(yīng)用前景。

2 Boost型功率因數(shù)校正系統(tǒng)原理及建模
2．1 系統(tǒng)總體控制方案
    Boost PFC電路是現(xiàn)在應(yīng)用最廣泛的有源PFC電路，具有功率因數(shù)值高，總諧波失真小，效率高的優(yōu)點。該系統(tǒng)采用平均電流控制方式，工作在電感電流連續(xù)狀態(tài)，開關(guān)管電流有效值小、EMI濾波器體積小，應(yīng)用FPGA數(shù)字芯片，其相對較復(fù)雜的控制也能較好地實現(xiàn)。為實現(xiàn)控制策略，系統(tǒng)需檢測整流輸入電壓Uin，輸入電感電流Iin和直流輸出電壓Uo。瞬時信號Uin，Iin，Uo分別從主電路上得到檢測，并經(jīng)信號調(diào)理電路送至AD7874的3條A／D轉(zhuǎn)換通道。經(jīng)過數(shù)字化采樣后的Uo信號與輸出參考電壓信號Uref進(jìn)行比較，信號差送入電壓外環(huán)的PI調(diào)節(jié)器。該環(huán)節(jié)傳遞函數(shù)的輸出與Uin采樣值相乘，生成電流內(nèi)環(huán)所必需的參考電流值Iref。Iin經(jīng)數(shù)字采樣后，與Iref進(jìn)行比較，運算結(jié)果送入電流內(nèi)環(huán)PI調(diào)節(jié)器。該P(yáng)I調(diào)節(jié)器輸出送入PWM比較器，與三角波信號比較產(chǎn)生開關(guān)信號的占空比，最后通過驅(qū)動電路產(chǎn)生驅(qū)動信號控制開關(guān)管的通斷，實現(xiàn)電路的PFC，系統(tǒng)結(jié)構(gòu)如圖1所示。

2．2 Boost PFC模型建立
    為實現(xiàn)Boost PFC的雙環(huán)PI數(shù)字控制，系統(tǒng)采用簡化的小信號模型建模。要得到Boost變換器的小信號模型，首先要得到平均法模型，然后進(jìn)行小信號擾動分析。先分別對開關(guān)S導(dǎo)通時的電感電壓和開關(guān)S關(guān)斷時的電容電流進(jìn)行積分，再除以周期Ts，即可得到它們在一個Ts內(nèi)的平均模型，加入擾動并忽略高階項，可得該電路的動態(tài)小信號模型為：
    
    式(2)中第1式中d(s)Uo，(1-D)uo(s)，量很小；式(2)中第2式中d(s)I，(1-D)i(s)量很小，將其忽略，即可得到電感電流和輸出電壓對脈寬變化的傳遞函數(shù)：
    
    此處電壓環(huán)和電流環(huán)調(diào)節(jié)均采用經(jīng)典PI調(diào)節(jié)器，其結(jié)構(gòu)簡單，容易實現(xiàn)，將式(3)兩式進(jìn)行Z變換可分別得到電流和電壓環(huán)的離散數(shù)學(xué)模
型，由此可根據(jù)系統(tǒng)要求分別求出電流環(huán)PI參數(shù)和電壓環(huán)PI參數(shù)。用VHDL語言在FPGA中編寫PI控制器程序，由于其軟件設(shè)計的靈活性，PI調(diào)
節(jié)參數(shù)能不斷得到修正和改進(jìn)。

3 基于NiosⅡ的Boost-PFC硬件電路
    主電路采用Boost拓?fù)浣Y(jié)構(gòu)，其特點為輸入電流連續(xù)，傳導(dǎo)噪聲低及良好的輸入波形。在主電路中，電流和電壓檢測采用霍爾元件實現(xiàn)，經(jīng)處理后送入A／D采樣單元。驅(qū)動電路采用TLP250實現(xiàn)主電路與FPGA之間的隔離，保證了功率器件的可靠關(guān)斷。
3．1 NiosⅡ嵌入式硬件系統(tǒng)構(gòu)建
    EP2C8Q208C8型FPGA資源配置豐富，在該芯片上可嵌入Nios II軟核處理器。實驗證明嵌入的Nios II軟核主頻可平穩(wěn)運行在120 MHz，可滿足PFC系統(tǒng)要求。
    實驗采用QuartusII 9．0作為硬件開發(fā)平臺，利用SOPC Builder工具構(gòu)建Nios II嵌入式硬件系統(tǒng)，SOPC Builder允許用戶選擇和自定義系統(tǒng)模塊的各個組件和接口。用戶可以很方便地將處理器、存儲器和其他外設(shè)模塊連接起來，形成一個完整的系統(tǒng)。在此先后將CPU，SDRAM模塊和EPCS控制器等IP核添加到系統(tǒng)中，從而構(gòu)建了一個標(biāo)準(zhǔn)的Nios II最小系統(tǒng)。
    最小系統(tǒng)建立后，根據(jù)PFC系統(tǒng)要求，還需定制PWM外設(shè)。在PFC系統(tǒng)中，系統(tǒng)經(jīng)A／D前端處理及A／D轉(zhuǎn)換后送入Nios II中進(jìn)行運算，其輸出再經(jīng)過PWM比較器加到驅(qū)動電路上，以控制開關(guān)管導(dǎo)通和關(guān)斷，從而使輸入電流的波形與輸入電壓波形基本一致，使電流諧波減少，提高了輸入端的功率因數(shù)。在自定制PWM外設(shè)時，先用VHDL語言編寫PWM外設(shè)文件，編寫完畢后對代碼進(jìn)行編譯和仿真。
    驗證正確后，將其加入SOPC Builder中，做為Avalon外設(shè)，之后SOPC Builder生成整個Nios II嵌入式硬件系統(tǒng)。用Quartus II軟件編譯SOPC硬件系統(tǒng)，生成FPGA的配置文件，將其下載到開發(fā)板中的串行電可擦除Flash存儲芯片中，便完成了系統(tǒng)硬件平臺設(shè)計。
3．2 A／D采樣控制電路
    在PFC系統(tǒng)中需采樣輸入電壓、輸入電流和輸出電壓3路實時信號，故需要3通道A／D轉(zhuǎn)換器，而AD7874是4通道12位同步數(shù)據(jù)采集器，其特性可滿足該系統(tǒng)要求，故選擇AD7874作為采樣控制器。在A／D采樣控制中，用Nlos II作為主處理器，主要完成數(shù)據(jù)和信息的收集和轉(zhuǎn)發(fā)功
能，用FPGA對采集的信號做預(yù)處理，并將數(shù)據(jù)存儲在高速FIFO中，從而實現(xiàn)數(shù)據(jù)的高速采集和目標(biāo)提取，A／D采樣電路框圖如圖2所示。

4 軟件系統(tǒng)
    系統(tǒng)硬件平臺設(shè)計完成后，在Nios II 9．0 IDE軟件的開發(fā)環(huán)境中編寫系統(tǒng)嵌入式應(yīng)用軟件，系統(tǒng)嵌入式軟件流程如圖3所示。

    該系統(tǒng)中，Nios II程序的任務(wù)是在規(guī)定的控制周期內(nèi)，通過預(yù)先設(shè)定的值得到控制任務(wù)及控制參數(shù)，同時接收A／D采樣控制電路的反饋信號，再經(jīng)過CPU計算和處理后得到糾正的PWM控制參數(shù)并傳達(dá)給PWM模塊，最后由PWM模塊輸出相應(yīng)的PWM信號以實現(xiàn)PFC系統(tǒng)的閉環(huán)PWM控制。

5 系統(tǒng)的實驗結(jié)果
    通過控制分析和參數(shù)確定，對用EP2C8Q208C8型FPGA作為主控芯片的數(shù)字功率因數(shù)校正器進(jìn)行了實驗。此實驗交流輸入電壓為220 V／50Hz，功率器件開關(guān)頻率為30 kHz，輸出電壓經(jīng)升壓后為380 V。用示波器分別測量了校正前、后的波形，結(jié)果如圖4所示。可見，輸入電流無論是波形還是相位都基本跟蹤了輸入電壓波形，功率因數(shù)達(dá)到0．98以上，得到了較為滿意的結(jié)果。

6 結(jié)論
    此處主要圍繞PFC的數(shù)字化控制進(jìn)行了研究，著重介紹了平均電流型Boost PFC電路，建立了平均電流控制電壓環(huán)、電流環(huán)的小信號數(shù)學(xué)模型，提出了設(shè)計思路，并設(shè)計了基于片上系統(tǒng)的數(shù)字控制方案，完成了實驗樣機(jī)的制作。測試結(jié)果表明，該系統(tǒng)控制精度高，功率因數(shù)值達(dá)到0．98以上，滿足了理論設(shè)計的要求，并驗證了此數(shù)字控制方案的可行性。
    基于Nios II設(shè)計的PFC系統(tǒng)，設(shè)計周期短，集成度高，靈活性大，維護(hù)和升級方便，硬件缺陷修復(fù)和排除簡單，具有很好的移植性，用戶可根據(jù)需要對該模塊的設(shè)計思想進(jìn)行修改。隨著科學(xué)技術(shù)的發(fā)展，采用嵌入式對PFC系統(tǒng)進(jìn)行控制是一種新發(fā)展趨勢。