解決SoC FPGA設(shè)計難題

主要FPGA供應(yīng)商已經(jīng)開始銷售集成了硬核處理器內(nèi)核的低成本FPGA器件，SoC類FPGA器件最終會成為主流。為能夠充分發(fā)揮所有重要FPGA的靈活性，這些器件提供了FPGA設(shè)計人員和軟件工程師還不熟悉的新特性。設(shè)計人員需要考慮怎樣在FPGA和處理器之間初始化這些資源并進(jìn)行分配，管理復(fù)雜的連接，以及處理器外設(shè)的各種設(shè)置。

I/O限制

您可能會說，“I/O有什么問題？FPGA有很多I/O!”然而，F(xiàn)PGA現(xiàn)在采用了功能強(qiáng)大的雙核Cortex-A9處理器，需要高性能存儲器系統(tǒng)。如果您不需要處理器，您不用購買器件，因此，連接DDR2/3存儲器來提高性能是最重要的。這需要72個專用引腳。這里不僅有功能強(qiáng)大的處理器，而且還有多種有用的標(biāo)準(zhǔn)外設(shè)(例如USB、以太網(wǎng)等)—這就需要更多的引腳。增加一系列電源和地引腳以實(shí)現(xiàn)良好的信號完整性，這會使得以前足夠用的BGA引腳開始顯得捉襟見肘。對于硬件外設(shè)，好在這些器件具有復(fù)用功能，因此，您可以簡單地選擇并引出您需要的外設(shè)。

引腳配置

對FPGA器件進(jìn)行編程的比特流含有怎樣配置I/O引腳的信息。實(shí)際上，SoC FPGA器件的工作方式相似，但是有兩種不同的引腳配置過程—一種用于FPGA I/O，一種用于處理器專用I/O(這也包括配置硬件外設(shè)復(fù)用、I/O引腳和DDR控制器設(shè)置)，如圖1。之所以需要DDR控制器設(shè)置，是因?yàn)樾枰獮槟承┢骷碗娐钒宀季终{(diào)整高性能存儲器控制器，以實(shí)現(xiàn)最優(yōu)存儲器性能。在FPGA硬件開發(fā)工具中進(jìn)行處理器專用I/O和存儲器控制器設(shè)置，其方式與FPGA引腳相似。如果您不對FPGA進(jìn)行編程，所有這些配置數(shù)據(jù)是怎樣進(jìn)入器件中的呢?

圖1，Altera SoC FPGA系統(tǒng)，顯示了專用處理器和FPGA I/O引腳(右側(cè))

處理器啟動

低成本微控制器簡化了從片內(nèi)ROM的啟動，而高端處理器從外部ROM(例如x86 BIOS)啟動，然后，裝入第二個啟動加載程序。與微控制器相似，SoC FPGA器件有硬線片內(nèi)啟動ROM，含有啟動處理器的啟動代碼，但是這些代碼也配置I/O引腳，這些引腳用于從FPGA、閃存或者SD卡中讀取數(shù)據(jù)。這樣，系統(tǒng)將第二個啟動加載程序鏡像裝入片內(nèi)RAM。 [!--empirenews.page--]

第二個啟動加載程序二進(jìn)制代碼和專用I/O引腳配置設(shè)置內(nèi)置在一個鏡像文件中，這一鏡像也含有FPGA配置數(shù)據(jù)、處理器軟件(操作系統(tǒng)(OS)啟動加載程序、OS以及應(yīng)用軟件)。這一鏡像文件存儲在介質(zhì)中，成為處理器的啟動源。當(dāng)處理器從片內(nèi)ROM啟動時，它讀取外部引腳的狀態(tài)，選擇啟動源，將第二個啟動加載程序裝入片內(nèi)RAM，然后運(yùn)行它。這些代碼設(shè)置處理器，配置外部存儲器控制器和專用外設(shè)I/O引腳，允許用戶應(yīng)用程序代碼(可以是OS的啟動加載程序)從啟動源裝入到DDR存儲器中。在這一階段，配置處理器和所有處理器專用I/O—因此，OS啟動加載程序(例如U-Boot)甚至可以通過外設(shè)(例如通過以太網(wǎng))來裝入OS二進(jìn)制代碼。

圖2，典型的SoC FPGA啟動過程
[!--empirenews.page--]

軟外設(shè)

最后，我們有經(jīng)過全面配置的芯片，可以啟動OS或者應(yīng)用程序—而有可能還沒有配置FPGA。OS/應(yīng)用程序一般會在啟動時初始化所有外設(shè)，但是在這一例子中，可能還沒有外設(shè)！一種簡單的方法是，在出現(xiàn)這種情況之前對FPGA進(jìn)行配置，但是，如果您需要軟件從一組不同的配置中進(jìn)行選擇，會怎樣呢？您甚至可能希望隨時重新配置FPGA，改變外設(shè)。

開發(fā)基于FPGA的外設(shè)系統(tǒng)相對簡單，F(xiàn)PGA供應(yīng)商提供IP庫以及基于GUI的設(shè)計工具，使您很容易連接外設(shè)IP和硬核處理器。對此，設(shè)計流程與使用Nios II處理器等軟核CPU的流程完全相同。一般不能修改硬核處理器系統(tǒng)的特性，您需要做的是在基于GUI的工具中配置專用引腳復(fù)用功能，連接外設(shè)IP。

FPGA設(shè)計工具以頭文件的形式實(shí)現(xiàn)了軟件開發(fā)工具鏈的所有硬件相關(guān)數(shù)據(jù)(基本地址等)，這一頭文件可以用于生成預(yù)構(gòu)建應(yīng)用程序，從而匹配每一FPGA配置和外設(shè)。但是，如果您使用OS，這可能帶來問題，理想情況下，您需要外設(shè)驅(qū)動軟件應(yīng)用程序。

好在大部分OS支持動態(tài)驅(qū)動裝入和卸載，因此，可以讀取外設(shè)，讓OS裝入相應(yīng)的驅(qū)動。如果您重新配置FPGA，只需要卸載驅(qū)動，然后重新裝入含有新配置的驅(qū)動。這看起來是一項(xiàng)很難的工作，但是，大部分OS支持這樣做，Linux甚至提供一種名為器件樹的功能，實(shí)際專門用于在Linux文件系統(tǒng)中存儲外設(shè)相關(guān)數(shù)據(jù)。每一FPGA配置會有一個匹配器件樹文件，因此，對于Linux，您需要做的是，裝入正確的器件樹，Linux就會裝入正確的驅(qū)動。圖2是一個典型的SoC FPGA啟動過程。

結(jié)論

由于處理器和FPGA緊密集成到一個器件中，與標(biāo)準(zhǔn)FPGA相比，開發(fā)這些新器件會稍微復(fù)雜一些，而SoCFPGA器件供應(yīng)商提供支持工具流和機(jī)制，管理所需的功能要相對簡單—即使您以前從未使用過FPGA中的處理器。