華恒HHS3C6400-Integration-R1平臺的研究與設計

 引言

自2007年初，Jobs在三番的Apple全球新產(chǎn)品發(fā)布會上展示了iPhone那刻起，iPhone徹底的改變整個無線產(chǎn)業(yè)，甚至有分析師稱，自貝爾發(fā)明第一部電話以來，iPhone 是業(yè)界期望值最高的一款手機。

iPhone華麗的UI界面，友好獨特的用戶體驗，使這款手機立即成為時尚的代名詞。然而很少人知道，支持iPhone華美舞姿的心臟正是這顆三星的多媒體應用處理器——S3C6400。該處理器是韓國三星電子基于ARM1176JZF內(nèi)核構建的高性能多媒體應用處理器，她不僅具有強大的硬件編解碼單元，完善的外設，而且擁有高達667MHz的運行頻率，保證了Mac OS在iPhone上演繹絕美的華章。強悍的S3C6400處理器也引起數(shù)字電視、機頂盒、游戲機以及手機在內(nèi)的消費及無線產(chǎn)品、軍用PDA、GPS導航、視頻監(jiān)控等多應用領域的關注。華恒科技依據(jù)多年在嵌入式Linux領域的技術耕耘與積累，為S3C6400處理器與linux平臺的開發(fā)和應用提供強大的技術支持。

1. S3C6400處理器架構與技術特性

1.1. ARM11架構特性

ARM11系列微處理器是ARM公司近年推出的新一代RISC處理器，它是ARM新指令架構——ARMv6的第一代設計實現(xiàn)。最新的ARM處理器架構—ARMv6，發(fā)布于2001年10月，它建立于過去十年ARM許多成功的結構體系基礎上。

ARMv6架構是根據(jù)下一代的消費類電子、無線設備、網(wǎng)絡應用和汽車電子產(chǎn)品等需求而量身制定的。ARM11的媒體處理能力和低功耗特點，特別適用于無線和消費類電子產(chǎn)品;其高數(shù)據(jù)吞吐量和高性能的結合非常適合網(wǎng)絡處理應用;另外，也在實時性能和浮點處理等方面ARM11可以滿足汽車電子應用的需求?？梢灶A言，基于AMRv6體系結構的ARM11系列處理器將在上述領域發(fā)揮巨大的作用。

S3C6400這款ARM11處理器的超強性能是由ARMv6架構的特性決定的，ARMv6架構通過以下幾點來增強處理器的性能：

多媒體處理擴展

使MPEG4編碼/解碼加快一倍

音頻處理加快一倍

增強的Cache結構

實地址Cache

減少Cache的刷新和重載

減少上下文切換的開銷

增強的異常和中斷處理

使實時任務的處理更加迅速= 支持Unaligned和Mixed-endian數(shù)據(jù)訪問

使數(shù)據(jù)共享、軟件移植更簡單，也有利于節(jié)省存儲器空間

對絕大多數(shù)應用來說，ARMv6保持了100%的二進制向下兼容，使用戶過去開發(fā)的程序可以進一步繼承下去。ARMv6保持了所有過去架構中的T(Thumb指令)和E(DSP指令)擴展，使代碼壓縮和DSP處理特點得到延續(xù);為了加速Java代碼執(zhí)行速度的ARM Jazalle技術也繼續(xù)在ARMv6架構中發(fā)揮重要作用。

1.2.S3C6400處理器特性

S3C6400是一款32位RISC微處理器，它的目標是為移動電話和一般應用提供一個具有較高成本效益，低功率，高性能的應用處理器解決方案。

為了給2.5G和3G通信服務提供優(yōu)化的H/W性能，S3C6400采用由AXI，AHB和APB總線組成的64/32-bit內(nèi)部總線結構，集成了許多強大的硬件加速器以完成視頻處理，音頻處理，2D圖象，顯示操作與縮放等任務。集成的多媒體解碼器(MFC)支持mpeg4/h.263/h.264的編碼與解碼，并能對VC1進行解碼。這種H/W編碼/解碼器支持實時視頻會議系統(tǒng)，以及NTSC和所有PAL制式的電視信號輸出。

S3C6400擁有優(yōu)化的接口來連接具有維持高端通訊服務所要求帶寬能力的外部存儲器。內(nèi)存系統(tǒng)有著兩個外部存儲端口：一個是DRAM端口，另一個是Flash/ROM/DRAM端口。DRAM端口可以通過配置來支持mobile DDR，DDR，mobile SDRAM和標準SDRAM，F(xiàn)lash/ROM/DRAM端口能夠支持SLC和MLC兩種類型的 NAND Flash，NOR-Flash， oneNAND， CF，ROM型外部存儲器，mobile DDR， DDR， mobile SDRAM 和SDRAM。

為了降低系統(tǒng)總成本，增強整體功能，S3C6400包含許多硬件配件，比如攝像接口，TFT 24位真彩色LCD控制器，系統(tǒng)管理經(jīng)理(電源管理等等)，4通道的UART，32通道的DMA， 4通道定時器，通用輸入/輸出端口，I2S總線接口，I2C總線接口，USB主機，高速USB OTG (480mbps)SD主機及高速多媒體卡接口和鎖相環(huán)的時鐘。

POP(Package on Package)選項與MCP可用于小型factor 應用。處理器特性如下：

基于ARM1176JZF-S，具有Java加速引擎的微處理器子系統(tǒng)

16/16KB I/D 緩存, 16/16KB I/D TCM

533/667MHz 主頻

一條8位ITU601/656攝像接口。最大支持scaled400萬像素和unscaled1600萬像素解決方案

多格式解碼器( MFC )提供最大30fps @ SD的MPEG4/h.263/h.264編/解碼，以及的VC1 視頻解碼

2D圖加速，支持bitblt和旋轉

97音頻解碼器接口與PCM串行音頻接口

1/2/4/8 bpp 并行或16/24bpp非并行彩色TFT支持，最高分辨率1024x1024

I2S ， I2C接口支持

用于FIR，MIR和SIR的專用IRDA端口

靈活配置GPIOS

1個USB 2.0 OTG端口，支持高速(480mbps，板載收發(fā)芯片)

1個USB 1.1 host端口，支持全速(12mbps，板載收發(fā)芯片)

高速MMC/SD卡支持

實時時鐘,鎖相環(huán), PWM定時器及看門狗定時器

32通道DMA控制器

支持8x8key矩陣

先進的移動應用電源管理

存儲子系統(tǒng)

SRAM/ROM/NOR/NAND(SLC/MLC)接口Interface，x8 或 x16 數(shù)據(jù)總線

亂序OneNAND 接口，x16 數(shù)據(jù)總線

SDRAM / Mobile SDRAM 接口，x16 或 x32數(shù)據(jù)總線 (133Mbps/pin)

Mobile DDR接口，x16 or x32數(shù)據(jù)總線(266Mbps/pin DDR)

處理器架構如圖：

2. 華恒科技HHS3C6400-Integration-R1平臺的軟件、硬件設計

2.1.華恒HHS3C6400-Integration-R1硬件結構框圖

2.2.華恒HHS3C6400-Integration-R1開發(fā)板圖片

2.2.華恒HHS3C6400-Integration-R1平臺硬件設計介紹

華恒科技采用核心板與底板分離設計，方便用戶根據(jù)需求重新設計底板和開發(fā)新型產(chǎn)品。用戶可以采用ODM的方式，從而加快產(chǎn)品上市速度;華恒同時也為用戶快速開發(fā)新產(chǎn)品，提供有力的技術保障。

開發(fā)板技術規(guī)格說明如下：

核心板尺寸：70mm × 80mm × 8mm

接口板尺寸：170mm × 180mm × 15mm

CUP　S3C6400　主頻533MHz

Nor FLASH (可選)

Nand FLASH 1G(64M-2G可選)

RAM　128M　DDR內(nèi)存

3個4線RS232接口

音頻輸入/輸出接口

視頻輸入/輸出接口

LCD接口

USB1.1 HOST接口

USB OTG接口

1個10/100M以太網(wǎng)接口

1個SD/MMC卡接口

1個百萬像素攝像頭接口

4×4自定義按鍵

RTC