基于VxWorks的硬件加速技術(shù)探討

簡述了愛普生S1D13A05芯片的架構(gòu)特征，并且介紹了其中的2D硬件加速引擎的工作模式和相關(guān)的寄存器設(shè)置，最后以VxWorks操作系統(tǒng)作為開發(fā)環(huán)境，基于風(fēng)河公司W(wǎng)indML圖形開發(fā)包，對(duì)S1D13A05芯片的圖形驅(qū)動(dòng)軟件開發(fā)中的硬件加速技術(shù)進(jìn)行了解析。

　　1 S1D13A05芯片簡介

　　愛普生S1D13A05是一款使用非常多的LCD控制及USB協(xié)議芯片。S1D13A05集成了一個(gè)USB從屬控制器和一個(gè)LCD圖形控制器，嵌入有256 KB SDRAM的顯示存儲(chǔ)。為了讓設(shè)計(jì)者能夠達(dá)到節(jié)省成本與省電的目的，這一款液晶顯示器控制器可以支持所有標(biāo)準(zhǔn)的被動(dòng)式與主動(dòng)式(TFT)面板類型，因此不需要使用外部時(shí)序控制IC。S1D13A05還包含一個(gè)硬件加速引擎，可以大大增強(qiáng)屏幕繪畫功能，內(nèi)置的USB控制器可以兼容1.1版本的USB客戶端應(yīng)用程序。

　　S1D13A05采用安全可靠的低延遲CPU架構(gòu)，可以為沒有READY/WAIT#握手信號(hào)的微處理器提供支持。32位的內(nèi)部數(shù)據(jù)通道，寫緩存以及硬件加速引擎提供了到顯存的高性能帶寬，從而允許快速的顯示更新。

　　2 2D加速引擎

　　S1D13A05內(nèi)置有一個(gè)2D加速引擎，這個(gè)引擎可以大大加速BitBLT操作的性能。BitBLT引擎根據(jù)寄存器設(shè)置的值，對(duì)內(nèi)存或者顯存中相應(yīng)的數(shù)據(jù)進(jìn)行操作和更新，再寫回內(nèi)存或顯存。它提供了快速的帶光柵操作的塊拷貝，透明塊拷貝，固定圖樣填充(solid fill)和圖樣填充(p-attern fill)，顏色擴(kuò)展(color expansion)等操作。

　　該引擎支持矩形和線性地址模式的源到端BitBLT操作(如圖1～圖4所示)，支持字節(jié)對(duì)齊。所有的操作均不需要CPU的干預(yù)，并且有一個(gè)專門的BitBLT I/O訪問空間，從而加速了圖形的處理速度。[!--empirenews.page--]3 2D加速引擎相關(guān)寄存器及其設(shè)置

　　S1D13A05芯片中與2D硬件加速相關(guān)的寄存器如下：

　　(1)BitBLT控制寄存器(BitBLT Control Register)。該寄存器控制2D加速引擎。最低位(Bit0)設(shè)置為1則開始2D BitBLT操作。Bitl6設(shè)置為1則源地址模式為線性，否則為矩形。Bit17設(shè)置目的地址模式。Bit18設(shè)置顏色模式，0表示8位顏色深度，1表示16位顏色深度。

　　(2)BitBLT狀態(tài)寄存器(BitBLT Status Register)。該寄存器可以查看2D操作當(dāng)前狀態(tài)。最低位(Bit0)為1表示2D BitBlt操作進(jìn)行中，0表示空閑。Bit4為1表示數(shù)據(jù)隊(duì)列已滿，為0則隊(duì)列未滿。Bit5為1表示隊(duì)列超過一半滿，否則不足一半。Bit6為1表示隊(duì)列中至少有一個(gè)數(shù)據(jù)，否則為空。Bit20～16指示了隊(duì)列中空項(xiàng)的數(shù)目，Bit28～24指示了隊(duì)列中正在使用的項(xiàng)的數(shù)目。

　　(3)BitBLT命令寄存器(BitBLT Command Register)。該寄存器設(shè)置光柵操作，顏色擴(kuò)展及BitBLT操作選項(xiàng)。Bit3～0指示了BitBLT操作的類型：帶ROP的寫操作，讀操作，帶ROP的正向移動(dòng)移動(dòng)，帶ROP的反向移動(dòng)，透明寫，透明移動(dòng)，帶ROP的圖樣填充，透明的圖樣填充，顏色擴(kuò)展，透明顏色擴(kuò)展，帶顏色擴(kuò)展的移動(dòng)，帶顏色擴(kuò)展的透明移動(dòng)，固定圖樣填充。Bit19～16指定了ROP操作和顏色擴(kuò)展選項(xiàng)。

　　(4)BitBLT源起始地址寄存器(BitBLT Source Start Address Registe)。計(jì)算公式為：源起始地址一模式基地址+模式行偏移+像素偏移。

　　(5)BitBLT目的起始地址寄存器(BitBLT Destination Start Address Register)。Bit20～0指定了BitBLt操作的目的起始地址。

　　(6)BitBLT內(nèi)存地址偏移寄存器(BitBLT Memory Address Offset Register)。該寄存器僅用于計(jì)算機(jī)內(nèi)存到幀緩沖的拷貝模式，Bit10～0用于設(shè)置第N行與第N+1行之間的地址偏移。

　　(7)BitBLT寬度寄存器(BitBLT Width Register)。用于設(shè)置地址模式為矩形時(shí)的寬度，Bit9～0設(shè)置為寬度像素-1。

　　(8)BitBLT高度寄存器(BitBLT Height Register)。用于設(shè)置地址模式為矩形時(shí)的高度，Bit9～0設(shè)置為高度像素-1。

　　(9)BitBLT背景色顏色寄存器(BitBLT Background Color Register)。若為8位顏色模式，則Bit7～0指示了背景色在顏色查找表中的索引;若為16位顏色模式，則Bit15～0指示了背景色在顏色查找表中的索引。

　　(10)BitBLT前景色顏色寄存器(BitBLT Foreground Color Register)。若為8位顏色模式，則Bit7～0指示了前景色在顏色查找表中的索引;若為16位顏色模式，則Bit15～0指示了前景色在顏色查找表中的索引。

　　(11)BitBLT數(shù)據(jù)寄存器(BitBLT Data Register)。Bit15～0指定了BitBLT的數(shù)據(jù)。

　　4 S1D13A05圖形驅(qū)動(dòng)中的2D加速實(shí)現(xiàn)

　　下面以VxWorks為開發(fā)環(huán)境，基于WindML圖形開發(fā)包，對(duì)S1D13A05的圖形驅(qū)動(dòng)開發(fā)中的硬件加速問題進(jìn)行解析。

　　4. 1 初始化

　　初始化圖形設(shè)備時(shí)，通過一個(gè)宏定義來實(shí)現(xiàn)對(duì)硬件加速的開關(guān)。如果需要硬件加速，則讓圖形設(shè)備指針的bitmapBlt例程指向ug1Epson-8BitBitmapBlt函數(shù)。