數(shù)字電路的一點總結(jié)

數(shù)字電路又可稱為邏輯電路，通過與(&)，或(>=1)，非(o)，異或(=1)，同或(=)等門電路來實現(xiàn)邏輯。

邏輯電路又可分為組合邏輯電路和時序邏輯電路。組合邏輯電路是指在某一時刻的輸出狀態(tài)僅僅取決于在該時刻的輸入狀態(tài)，而與電路過去的狀態(tài)無關(guān)。

TTL和CMOS電路：TTL是晶體管輸入晶體管輸出邏輯的縮寫，它用的電源為5V。CMOS電路是由PMOS管和NMOS管(源極一般接地)組合而成，電源電壓范圍較廣，從1.2V-18V都可以。

CMOS的推挽輸出：輸出高電平時N管截止，P管導(dǎo)通;輸出低電平時N管導(dǎo)通，P管截止。輸出電阻小，因此驅(qū)動能力強。

CMOS門的漏極開路式：去掉P管，輸出端可以直接接在一起實現(xiàn)線與功能。如果用CMOS管直接接在一起，那么當(dāng)一個輸出高電平，一個輸出低電平時，P管和N管同時導(dǎo)通，電流很大，可能燒毀管子。單一的管子導(dǎo)通，只是溝道的導(dǎo)通，電流小，如果兩個管子都導(dǎo)通，則形成電流回路，電流大。

輸入輸出高阻：在P1和N1管的漏極再加一個P2管和N2管，，當(dāng)要配置成高阻時，使得P2和N2管都不導(dǎo)通，從而實現(xiàn)高阻狀態(tài)。

靜態(tài)電流：輸入無狀態(tài)反轉(zhuǎn)(高低電平變換)情況下的電流。

動態(tài)電流：電路在邏輯狀態(tài)切換過程中產(chǎn)生的功耗，包括瞬間導(dǎo)通功耗和負(fù)載電容充放電功耗兩部分。門電路的上升邊沿和下降邊沿是不可避免的，因此在輸入電壓由高到低或由低變高的過程中到達Vt附近時，兩管同時導(dǎo)通產(chǎn)生尖峰電流。該損耗取決于輸入波形的好壞(CMOS工藝)，電源電壓的大小和輸入信號的重復(fù)頻率。電路的負(fù)載電容的充放電也是很大的一部分。

ESD保護：Electro-Staticdischarge, 靜電放電。

輸入輸出緩沖器：是緩沖器，不是緩存器，就是一個CMOS門電路。輸入緩沖器的作用主要是1，TTL/CMOS電平轉(zhuǎn)換接口;2，過濾外部輸入信號噪聲。輸出緩沖器的作用是增加驅(qū)動能力。

配成輸入模式不一定比輸出模式更省電：輸入模式時輸入緩沖器會打開，而輸出模式時輸出緩沖器會打開。

TESEO上GPIO數(shù)據(jù)寄存器讀寫的注意點：

配置成普通GPIO時，如果配置成輸出口，那么寫數(shù)據(jù)寄存器會直接輸出該電平，讀數(shù)據(jù)寄存器實際就是讀鎖存器中最后一次被寫入的值。如果被配置成輸入口，并且上下拉使能的話，那么寫數(shù)據(jù)寄存器就是配置上下拉電阻，而讀數(shù)據(jù)寄存器就是讀輸入引腳的緩沖器，返回的是該引腳的當(dāng)前電平狀況。有些平臺會有專門的狀態(tài)寄存器，無論當(dāng)前引腳被配置成輸入還是輸出，讀該專門的狀態(tài)寄存器都返回該引腳的當(dāng)前電平狀況。

引腳的BOOT state是指在上電重啟或硬重啟時引腳的狀態(tài)，reset release之后的狀態(tài)為reset state，reset state和state有可能不一樣。TESEO的UART0_TX為boot1，該引腳的信號在上電重啟或硬重啟時會被鎖存，以備reset release時給default register map用。

IO的電源電壓配置：IO引腳歸屬于不同IOring，不同的IO ring可以被輸入不同的電壓。CPU在判決IO的邏輯電平時會和IO ring的電平(乘以高低電平的系數(shù))作比較。

數(shù)字電路中的擺幅：輸入擺幅和輸出擺幅。輸入擺幅指的是最低輸入高電平和最高輸入低電平的差值，輸出擺幅指的是最低輸出高電平和最高輸出低電平之間的差值，TTL的擺幅偏小。

在時序邏輯電路里，如果輸入的時鐘停止，那么整個電路的功耗很低，原因是時序邏輯電路里的很多小單元的輸出是由時鐘驅(qū)動的，時鐘停止，基本就是高阻態(tài)。如果將整個模塊的電斷了，那么就會更加省電。

串口通信電路，如果將其關(guān)掉，一般RX線上會是低電平，如果檢測到高電平，就會產(chǎn)生中斷，這個時候就可以重啟開啟串口，但是第一個字節(jié)由于不在串口寄存器里面，因此，數(shù)據(jù)會丟失。