TTL和CMOS,CMOS電平和TTL電平區(qū)別

1. CMOS是場(chǎng)效應(yīng)管構(gòu)成，TTL為雙極晶體管構(gòu)成

2.COMS的邏輯電平范圍比較大(5～15V)，TTL只能在5V下工作

3.CMOS的高低電平之間相差比較大、抗干擾性強(qiáng)，TTL則相差小，抗干擾能力差

4.CMOS功耗很小，TTL功耗較大(1～5mA/門)

5.CMOS的工作頻率較TTL略低，但是高速CMOS速度與TTL差不多相當(dāng)。

6.TTL門電路的輸入端懸空相當(dāng)于1，CMOS門電路的輸入端不允許懸空。

其中RS232采用 負(fù)邏輯 -15v ~ -3v 代表1

+3v ~ +15v 代表0.

——————————————————————————

CMOS電平和TTL電平：CMOS邏輯電平范圍比較大，范圍在3～15V，比如4000系列(4011與非門)，當(dāng)5V供電時(shí)，輸出在4.6以上為高電平，輸出在0.05V以下為低電平。輸入在3.5V以上為高電平，輸入在1.5V以下為低電平。

而對(duì)于TTL芯片，供電范圍在0～5V，常見都是5V，如74系列5V供電，輸出在2.7V以上為高電平，輸出在 0.5V以下為低電平，輸入在2V以上為高電平，在0.8V以下為低電平。

幾個(gè)重要參數(shù)

輸入高電平(Vih)：保證邏輯門的輸入為高電平時(shí)所允許的最小輸入高電平，當(dāng)輸入電平高于Vih時(shí)，則認(rèn)為輸入電平為高電平。

輸入低電平(Vil)：保證邏輯門的輸入為低電平時(shí)所允許的最大輸入低電平，當(dāng)輸入電平低于Vil時(shí)，則認(rèn)為輸入電平為低電平。

輸出高電平(Voh)：保證邏輯門的輸出為高電平時(shí)的輸出電平的最小值，邏輯門的輸出為高電平時(shí)的電平值都必須大于此Voh。

輸出低電平(Vol)：保證邏輯門的輸出為低電平時(shí)的輸出電平的最大值，邏輯門的輸出為低電平時(shí)的電平值都必須小于此Vol。

Ioh：邏輯門輸出為高電平時(shí)的負(fù)載電流(為拉電流)。(拉和灌是站在外圍電路的角度上考慮的)

Iol：邏輯門輸出為低電平時(shí)的負(fù)載電流(為灌電流)。

Iih：邏輯門輸入為高電平時(shí)的電流(為灌電流)。

Iil：邏輯門輸入為低電平時(shí)的電流(為拉電流)。