DSP系統(tǒng)中的EMC和EMI的解決方案

 在任何高速數(shù)字電路設計中，處理噪音和電磁干擾(EMI)都是必然的挑戰(zhàn)。處理音視訊和通訊訊號的數(shù)字訊號處理(DSP)系統(tǒng)特別容易遭受這些干擾，設計時應該及早厘清潛在的噪音和干擾源，并及早采取措施將這些干擾降到最小。良好的規(guī)劃將減少除錯階段中的大量時間和工作反復，可節(jié)省整體設計時間和成本。

    如今，最快的DSP的內(nèi)部頻率速率高達數(shù)GHz，而發(fā)射和接收訊號的頻率高達數(shù)百 MHz。這些高速開關訊號將會產(chǎn)生大量的噪音和干擾，將影響系統(tǒng)性能并產(chǎn)生電平很高的EMI。而DSP系統(tǒng)也變得更加復雜，如具有音視訊接口、LCD和無線通訊功能，以太網(wǎng)絡和USB控制器、電源、振蕩器、驅(qū)動控制以及其它各種電路，它們都將產(chǎn)生噪音，也都會受到相鄰零組件的影響。音視訊系統(tǒng)中特別容易產(chǎn)生這些問題，因為噪音會引起微妙的性能衰減，但這幾乎不會顯露在離散的數(shù)據(jù)之中。

    重點是要從設計開始就著手解決噪音和干擾問題。許多設計第一次都沒有通過聯(lián)邦通訊委員會(FCC)的電磁兼容測試。如果在早期設計中，在低噪音和低干擾設計方法上花費一些時間，就會減少后續(xù)階段的重新設計成本和產(chǎn)品上市時間的延遲。因此，從設計一開始，開發(fā)工程師就應該著眼于：
　　1. 選用在動態(tài)負載條件下具有低開關噪音的電源；
　　2. 將高速訊號線間的串擾降到最??；
　　3. 高頻和低頻退耦；
　　4. 具有最小傳輸線效應的優(yōu)良訊號完整性；

    如果實現(xiàn)了這些目標，開發(fā)工程師就能有效避免噪音和EMI方面的缺陷。

噪音的影響及控制

    對于高速DSP而言，降低噪音是最重要的設計準則之一。來自任何噪聲源的過大噪音，都會導致隨機邏輯和鎖相環(huán)(PLL)失效，降低可靠性。還會導致影響FCC認證測試的輻射干擾。此外，除錯一個噪音很大的系統(tǒng)是極端困難的；因此，要消除噪音──若能徹底消除的話──將要求在電路板設計中花費大量心血。

    在音視訊系統(tǒng)中，即便是比較小的干擾，也會對最終產(chǎn)品的性能產(chǎn)生顯著影響。例如，音訊擷取和播放系統(tǒng)中，性能將取決于所用音訊編譯碼的質(zhì)量、電源噪音、PCB布線質(zhì)量、相鄰電路間的串擾大小等。而且，采樣頻率的穩(wěn)定度要求也非常高，以避免出現(xiàn)不希望的雜音，如在播放和擷取時的‘砰砰’聲和‘喀嚓’聲。

    在視訊系統(tǒng)中，主要的挑戰(zhàn)是消除色彩失真、60Hz‘嗡嗡’聲以及音訊敲擊聲。這些對高質(zhì)量視訊的系統(tǒng)都是有害的，例如安全監(jiān)控方面的應用。實際上，上述這些問題通常都與視訊電路板的設計不良有關，包括：電源噪音傳到視訊的DAC輸出上；音訊播放引起電源瞬變；音訊訊號耦合到高阻抗的視訊電路訊號在線。

    這些典型的視訊問題源包括：同步和畫素頻率的過沖和欠沖；影響色彩的編譯碼和畫素頻率抖動；缺少端接電阻的影像失真；音視訊隔離較差引起的閃爍。

    音視訊應用容易產(chǎn)生的噪音干擾問題，對于所有要求具有很低誤碼率的通訊系統(tǒng)來說也是常見的。在通訊系統(tǒng)中，輻射不僅僅產(chǎn)生EMI問題，還會阻塞其它的通訊訊息信道，引起偽訊息信道檢測。采用適當?shù)碾娐钒逶O計、屏蔽技術以及RF和混合的模擬/數(shù)字訊號的隔離等技術，就可以解決這些挑戰(zhàn)。

    在高速DSP系統(tǒng)中有許多潛在的開關噪聲源，包括：訊號線間的串擾；傳輸線效應引起的反射；退耦電容不合適引起的電壓降低；高電感的電源線，振蕩器和鎖相環(huán)電路；開關電源；線形調(diào)整器不穩(wěn)定性所引起的大容性負載；磁盤驅(qū)動器。

    這些問題由電耦合和磁耦合共同產(chǎn)生。電耦合的產(chǎn)生是由于相鄰訊號和電路的寄生電容和互感所引起，而磁耦合的形成是由于相鄰的訊號線形成輻射天線所導致。如果輻射干擾足夠強的話，將會導致能夠摧毀其它系統(tǒng)的EMI問題。

    當高速DSP系統(tǒng)中的噪音無法根本消除時，則應該將其減到最小。電子零組件內(nèi)部都有噪音，故仔細選擇組件特性，并選用適當?shù)慕M件至關重要。除了正確選擇組件外，還有兩種通用的技術，即PCB布線和回路退耦可協(xié)助控制系統(tǒng)噪音。一個優(yōu)秀的PCB布線將降低噪音通道產(chǎn)生的可能性。另外，還減少了能夠傳播到印刷線和電流回路上的輻射，退耦可避免相鄰電路產(chǎn)生的噪音影響。最好的方法是從源頭上濾除噪音，不過也可以使相鄰的電路對噪音不感應或消除噪音的耦合通道。以下將討論幾種可解決由系統(tǒng)噪音和EMI引發(fā)之常見問題的技術。

保持最短的電流回路

    低速訊號電流沿阻抗最小，即最短的路徑返回源端。而高速訊號則是沿電感最小的路徑返回：這樣的最小的回路面積位于訊號線下方，如圖1所示。

圖１：高速訊號與低速訊號電流的比較。

    因此，高速訊號設計目標之一就是為訊號電流提供最小的電感回路。這可以利用電源平面和地平面來實現(xiàn)。電源平面透過形成自然的高頻退耦電容將寄生電感降到最小。而地平面形成一個屏蔽面，即眾所周知的鏡像平面，能夠提供最短的電流回路。

    一種有效的PCB布線方法就是將電源平面和地平面靠在一起。這樣形成了高平面電容和低阻抗，有利于降低噪音和輻射。為了屏蔽，最好的選擇是：關鍵訊號最好布到靠近地平面一邊，而其余的則應靠近電源平面一側(cè)。[!--empirenews.page--]

    在高速視訊系統(tǒng)中，保持回路短的目的意味著視訊地不能被隔離。而必須被隔離的音訊地，絕不能在數(shù)據(jù)輸入點處短接到數(shù)字地上，如圖2所示。

圖2：音訊地隔離。

電源隔離和鎖相環(huán)

    如何實現(xiàn)最佳供電是控制噪音和輻射的最大挑戰(zhàn)。動態(tài)負載開關環(huán)境很復雜，包括的因素有：進入和退出低功率模式；由總線競用和電容充電所引起的大瞬態(tài)電流；由于退耦和布線不合理引起的大電壓下降；振蕩器使線性調(diào)節(jié)器輸出過載。

    圖3為電流回路設計實例，其中利用了電源線退耦。該例中的退耦電容盡可能靠近DSP。如果沒有退耦，動態(tài)電流回路將較大，這將加大電源電壓的降幅，產(chǎn)生電磁輻射。

圖3：電源退耦。

    為PLL供電時，電源隔離是非常重要的，因為PLL對噪音非常敏感，且對于穩(wěn)定系統(tǒng)來說，要求抖動非常低。你還必須選擇模擬或數(shù)字PLL，模擬PLL對噪音的敏感度比數(shù)位PLL低。

    如圖4所示，具有低截至頻率的Π型濾波器經(jīng)常被用來隔離PLL與系統(tǒng)中的其它高速電路。一個較好的辦法是利用一個低壓差(LDO)電壓調(diào)整器來獨立產(chǎn)生PLL的電源電壓，如圖5所示。該方法雖增加了成本，但確保了低噪音和優(yōu)異的PLL性能。