基于FPGA的數(shù)字選頻器設(shè)計

摘要：提出了一種基于FPGA的數(shù)字選頻器設(shè)計方案，該數(shù)字選頻器應(yīng)用于八通道的GSM系統(tǒng)直放站，采用低成本的FPGA芯片Xilink Spartan-3A DSP XC3SD3400A進行數(shù)字信號處理。給出了較詳細的硬件設(shè)計方案，并通過Agilent Technologies N5230A網(wǎng)絡(luò)分析儀對數(shù)字選頻器進行了測量，被選出的有效相鄰信道之間的最小間隔能達到1MHz，能夠?qū)崿F(xiàn)較好的選頻功能，可滿足實際應(yīng)用的要求。
關(guān)鍵詞：FPGA；數(shù)字選頻器；GSM；直放站

0 引言
    隨著移動通信的迅速發(fā)展，無論何種無線通信的覆蓋區(qū)域都將產(chǎn)生弱信號區(qū)和盲區(qū)，要架設(shè)模擬或數(shù)字基站成本太高，基礎(chǔ)設(shè)施也比較復(fù)雜，為此提供一種成本低、架設(shè)簡單，卻具有小型基站功能的直放站是很有必要的。GSM移動通信系統(tǒng)在我國經(jīng)過多年的發(fā)展，目前已經(jīng)擁有最大的網(wǎng)絡(luò)覆蓋規(guī)模、最多的用戶數(shù)、種類多樣的業(yè)務(wù)，在我國移動通信市場中占有重要的地位。本文對GSM直放站的數(shù)字無線選頻器進行設(shè)計，以達到低成本擴大無線網(wǎng)絡(luò)覆蓋范圍和優(yōu)化網(wǎng)絡(luò)的目的。

1 系統(tǒng)總體結(jié)構(gòu)
    GSM900中上下行信道各120個，帶寬為24 MHz，其中上行頻段為885～909 MHz，下行頻段為930～954 MHz，數(shù)字選頻器工作效果示意圖如圖1所示。

    如圖1所示，數(shù)字選頻器就是僅放大選中的頻段，抑制未選中的頻段，實現(xiàn)降低信道間干擾的目的。系統(tǒng)總體結(jié)構(gòu)框圖如圖2所示。數(shù)字選頻系統(tǒng)主要由A／D模塊、FPGA可編程邏輯器件模塊、D／A模塊以及MCU管理模塊四部分組成。

    軟件無線電的思想是將無線電收發(fā)信機的數(shù)字化點(A／D／A)盡可能靠近天線，理想的情況是在天線的后端進行射頻采樣，數(shù)字化之后，所有的處理都可以用很靈活的方法實現(xiàn)。但是由于目前ADC器件性能的限制，還無法達到在射頻端進行數(shù)字化，在中頻實現(xiàn)數(shù)字化是一個較妥的方案。
    GSM直放站數(shù)字選頻系統(tǒng)就是利用數(shù)字處理的手段實現(xiàn)濾波器功能，以替代現(xiàn)有直放站中的模擬選頻模塊。本系統(tǒng)通過AD6655接收下變頻后的模擬中頻信號，通過A／D采樣將模擬信號轉(zhuǎn)換為數(shù)字信號，采樣頻率為122．88 MHz。然后由FPGA按預(yù)定算法對來自AD6655的數(shù)字信號進行數(shù)字處理，處理后的結(jié)果再由AD9779轉(zhuǎn)換成模擬信號。MCU通過SPI接口對AD6655，AD9779和AD9516的寄存器進行配置，并與FPGA之間進行通信。[!--empirenews.page--]

2 系統(tǒng)硬件電路設(shè)計
2．1 系統(tǒng)電源設(shè)計
    系統(tǒng)電源在整個系統(tǒng)中占有極其重要的地位，其設(shè)計的成功與否關(guān)系到整個系統(tǒng)能否穩(wěn)定運行以及性能表現(xiàn)的好壞。由于本系統(tǒng)電平值比較多，同時基于系統(tǒng)性能、功耗的考慮，故采用以下方案給整個系統(tǒng)供電。系統(tǒng)電源總體設(shè)計框圖如圖3所示。

    RT8289是一款DC／DC芯片，轉(zhuǎn)換效率高達90％，內(nèi)部具有緩啟動功能，能在寬范圍的輸入電壓下實現(xiàn)高達5 A的連續(xù)電流輸出，輸入電壓范圍為5．5～32 V，輸出電壓可調(diào)為1．222～26 V；LT1764電源芯片為LDO，輸出電流理論上可達3 A，寬輸入電壓范圍為2．7～20 V，輸出電壓可調(diào)為1．21～20 V，固定輸出電壓有：1．5 V，1．8 V，2．5 V，3．3 V。TPS74401電源芯片為LDO，支持輸入電壓低至0．9 V，輸出電壓為0．8～3．6 V可調(diào)，輸出電流最大可達3 A，配置電路比較簡單，而且在配置電路結(jié)構(gòu)不變的情況下，可以通過調(diào)整配置電阻來改變輸出電壓，方便調(diào)試。
2．2 系統(tǒng)時鐘模塊設(shè)計
    整個系統(tǒng)時鐘主要由時鐘芯片AD9516提供，AD9516是14路輸出時鐘發(fā)生器，配有片內(nèi)集成鎖相環(huán)(PLL)和電壓控制振蕩器(VCO)，也可以使用最高2．4 GHz的外部VCO／VCXO。AD9516具有出色的低抖動和相位噪聲特性，可極大地提升數(shù)據(jù)轉(zhuǎn)換器的性能。AD9516提供6路LVPECL輸出、4路LVDS輸出和8路CMOS輸出。LVPECL輸出的工作頻率達1．6 GHz，LVDS輸出的工作頻率達800 MHz，CMOS輸出的工作頻率達250 MHz。每對輸出均有分頻器，其分頻比和粗調(diào)延遲(或相位)均可以設(shè)置。
    系統(tǒng)時鐘結(jié)構(gòu)框圖如圖4所示，其中VCXO為外部122．88 MHz的壓控晶振，TCXO為10 MHz的溫度補償晶振，由它提供時鐘參考相位。

    TCXO為AD9516提供10 MHz的參考時鐘，VCXO為AD9516提供122．88MHz的外部時鐘，VCXO與TCXO保持相位同步，AD9516為A／D提供122．88 MHz的差分時鐘A／D_CLK，A／D在時鐘A／D_CLK下進行采樣；AD9516為D／A提供122．88 MHz的差分時鐘D／A_CLK，D／A在時鐘D／A_CLK下進行數(shù)模轉(zhuǎn)換；A／D提供時鐘FPGA_A／D_CLK給FPGA，A／D在此時鐘下傳送數(shù)字信號給FPGA；D／A提供時鐘FPGA_D／A_CLK給FPGA，D／A在此時鐘下從FPGA接收數(shù)字信號。
2．3 FPGA模塊、A／D模塊和D／A模塊
    FPGA 選用低成本的 Spartan-3A DSPXC3SD3400A，由Xilinx公司生產(chǎn)，系統(tǒng)門數(shù)為3400k，Slice數(shù)目為23 872，分布式RAM容量為373 Kb，塊RAM容量為2 268 Kb，專用乘法器數(shù)為126，DCM數(shù)目為8，最大可用I／O數(shù)為469，最大差分I／O對數(shù)為213。FLASH型號為M25P32。FPGA采用的配置模式為MASTER SPI模式。
    A／D轉(zhuǎn)換芯片選用AD6655，AD6655是一款14 b，150 MSPS的模數(shù)轉(zhuǎn)換器。當(dāng)工作在32．7～70 MHz帶寬內(nèi)，采樣速率為150 MSPS時，SNR為74．5 dBc；而在70 MHz帶寬內(nèi)，SFDR為80 dBc。具有高性能，低功耗，易于使用的優(yōu)點。CMOS的數(shù)據(jù)和時鐘輸出能直接連接到現(xiàn)有的FPGA上，片上基準(zhǔn)和采樣保持電路為系統(tǒng)設(shè)計提供了靈活性，可通過SPI進行控制，標(biāo)準(zhǔn)的串行接口提供各種功能，比如數(shù)據(jù)格式修改，穩(wěn)定時鐘占空比，支持掉電模式和增益調(diào)整。內(nèi)部集成了DDC和NCO。
    在AD6655接口電路中，MCU通過SPI接口對AD6655進行寄存器配置以使其正常工作。SMA輸入部分經(jīng)過耦合電路后送至AD6655的差分輸入端VIN+和VIN-，AD9516輸出差分時鐘信號送至AD6655的時鐘差分輸入端CLK+和CLK-，同時AD6655本身輸出的差分時鐘也送至FPGA的時鐘輸入引腳。AD6655的差分?jǐn)?shù)據(jù)輸出接至FPGA的I／O口。由于AD6655的SPI接口的數(shù)據(jù)線口是雙向的，而MCU的SPI數(shù)據(jù)線均是單向的，故其兩者之問連接必須通過一個BUFFER芯片NC7WZ07進行轉(zhuǎn)換，同時起到隔離的作用，使AD6655更好地全動態(tài)范圍工作。[!--empirenews.page--]
    D／A轉(zhuǎn)換芯片選用AD9779，AD9779屬于TxDAC系列高性能、低功耗CMOS數(shù)／模轉(zhuǎn)換器的第二代16b分辨率產(chǎn)品。所有器件都采用相同的接口選項、小型封裝和引腳排列，因而可以根據(jù)性能、分辨率和成本的要求，向上或向下兼容選擇適合的器件。AD9779提供出色的交流和直流性能，同時支持最高1000 MSPS的轉(zhuǎn)換速率。由于AD9779輸出為差分信號，故需要通過變壓器轉(zhuǎn)成單端信號。變壓器的選型需要考慮回波損耗、帶寬、平衡性等參數(shù)，此設(shè)計中變壓器選用TC1-1T。
2．4 系統(tǒng)控制設(shè)計
    系統(tǒng)控制是由16位單片機MSP430F147來實現(xiàn)的，系統(tǒng)控制框圖如圖5所示。

2．4．1 狀態(tài)指示
    芯片工作狀態(tài)的顯示是由芯片的狀態(tài)管腳在FPGA上通過LED指示實現(xiàn)的。其中AD6655通過寄存器0x104[3：1]控制管腳FDA[0：3]和FDB[0：3]分別指示A和B通道的ADC快速幅度與FS標(biāo)稱輸入幅度的相對關(guān)系。AD9779直接通過它的PLLLOCK管腳指示PLL是否已經(jīng)鎖定。AD9516是通過配置寄存器0X1B，0X1A，0X17分別控制管腳2，3，6上顯示VCO，PLL，HoldOver的狀態(tài)。
2．4．2 芯片配置
    各芯片工作狀態(tài)的配置是通過MSP430的SPI串行接口實現(xiàn)的，且MSP430的SPI是三線的。其中MCU側(cè)的SPI是復(fù)用的，對各芯片的選擇是通過GPIO控制各芯片上的SPI的片選位。各芯片SPI的時鐘是復(fù)用的MCU主機側(cè)的SPI時鐘信號。
    對AD6655寄存器的配置是通過其自帶的三線SPI實現(xiàn)的。AD6655的SPI接口中數(shù)據(jù)輸入／輸出共用同一根線，這與MSP430的標(biāo)準(zhǔn)四線全雙工SPI是不同的，要通過一個專門的轉(zhuǎn)換電路實現(xiàn)兩條單向的SI／SO線和雙向的SDIO線的轉(zhuǎn)換。AD6655的SPI片選信號通過MSP430的GPIO控制，沒有專門的硬件復(fù)位，只能使用軟件控制寄存器實現(xiàn)復(fù)位。
    對AD9779和AD9516的寄存器配置通過其分別的SPI功能管腳實現(xiàn)。兩種芯片的SPI都是既可以使用三線，也可以使用四線。二者的SPI片選使能和芯片復(fù)位也是分別通過MSP430的GPIO來控制。
2．4．3 芯片復(fù)位、中斷控制及其他
    各芯片的復(fù)位是通過MSP430的GPIO控制各芯片的RESET引腳實現(xiàn)的，這樣可以實現(xiàn)軟件復(fù)位，同時在各芯片的RESET引腳上加一個開關(guān)實現(xiàn)各芯片獨立的開關(guān)控制的硬件復(fù)位。
    FPGA連接MSP430的五個外部中斷。MSP430通過LED0～4指示狀態(tài)。JTAG口下載程序?qū)崿F(xiàn)硬件調(diào)試。RS 485串口實現(xiàn)MSP430與PC機的串行通信。

3 測試結(jié)果
    本數(shù)字選頻器采用Agilent Technologies N5230A網(wǎng)絡(luò)分析儀進行掃頻測試。通過軟件設(shè)定該數(shù)字選頻器的下行模塊參數(shù)如表1所示。

[!--empirenews.page--]
    通過網(wǎng)絡(luò)分析儀測試數(shù)字選頻器下行模塊的頻率響應(yīng)和群延時，如圖6，圖7所示。

    從圖6可以看出，該數(shù)字選頻器能夠?qū)崿F(xiàn)比較好的選頻功能，被選出的有效相鄰信道之間最小間隔能達到1 MHz；從圖7可以看出該系統(tǒng)的群延時比較小，表明設(shè)計的濾波器性能較好，信號失真較小，系統(tǒng)實時性較好，能夠滿足實際應(yīng)用的要求。

4 結(jié)語
    本文介紹了應(yīng)用于GSM系統(tǒng)商放站的基于FPGA的八通道數(shù)字選頻器的沒計。數(shù)字選頻器應(yīng)用于直放站中，能夠起到降低信道之間相互干擾的作用，儀放大選中的頻段信道，被選中的信道之間最小間隔能達到1 MHz，且群延時小，系統(tǒng)實時性好，具有較好的選頻效果，能夠滿足實際應(yīng)用要求。該數(shù)字選頻器的設(shè)計采用低成本器件，小巧輕便，易安裝，成本低，具有良好的市場應(yīng)用前景。