[導讀]縮小半導體工藝尺寸能走多遠?推動半導體業(yè)進步有兩個輪子，一個是工藝尺寸縮小，另一個是硅片直徑增大，而且總是尺寸縮小為先。由半導體工藝路線圖看，2013年應該進入14納米節(jié)點，觀察近期的報道，似乎已無異議，而且
縮小半導體工藝尺寸能走多遠?
推動半導體業(yè)進步有兩個輪子，一個是工藝尺寸縮小，另一個是硅片直徑增大，而且總是尺寸縮小為先。由半導體工藝路線圖看，2013年應該進入14納米節(jié)點，觀察近期的報道，似乎已無異議，而且仍是英特爾挑起大樑。盡管摩爾定律快“壽終正寢”的聲音已不容置辯，但是14nm的步伐仍按期走來，原因究竟是什么?
傳統(tǒng)光刻技術與日俱進
當尺寸縮小到22/20nm時，傳統(tǒng)的光刻技術已無能力，必須采用輔助的兩次圖形曝光技術。
提高光刻的分辨率有3個途徑：縮短曝光波長、增大鏡頭數(shù)值孔徑NA以及減少k1。顯然，縮短波長是最主要的，而且方便易行。目前市場的193nmArF光源是首選，再加入浸液式技術等，實際上達到了28nm，幾乎已是極限(需要OPC等技術的幫助)。
所以Fabless公司NVIDIA的CEO黃仁勛多次呼吁工藝制程在22/20nm時的成本一定相比28nm高。其理由是當工藝尺寸縮小到22/20nm時，傳統(tǒng)的光刻技術已無能為力，必須采用輔助的兩次圖形曝光技術(DP)。從原理上講，DP技術易于理解，甚至可以3次，或者4次。但是這樣帶來兩個大問題，一個是光刻加掩模的成本迅速上升，另一個是工藝的循環(huán)周期延長。所以業(yè)界心知肚明，在下一代光刻技術EUV尚未到來之際，采用DP是不得已而為之，實際上在技術上的可行性并不是問題，更多的是要從經(jīng)濟層面做出取舍的決定。
193nm光刻技術在計算的光刻技術輔助下，包含兩項關鍵的創(chuàng)新，一個是同時帶OPC(光學圖形修正)的兩次圖形曝光技術，另一個是采用一種倒轉(zhuǎn)的光刻技術來改善困難的布局復制，可以在局部區(qū)域達到最佳化。
因此可以相信，傳統(tǒng)的193nm浸液式光刻技術加上兩次圖形曝光技術(DP)，甚至4次，從分辨率上在2015年時有可能達到10nm，這取決于業(yè)界對于成本上升等的容忍度。
7nm還是5nm
除了工藝尺寸縮小之外，產(chǎn)業(yè)尚有多條路可供選擇，如450mm硅片、TSV3D封裝等。
何時能夠達到7nm或者5nm，截至今日尚無人能夠回答，因為EUV何時進入也不清楚。樂觀的估計可能在2015年或2016年。如果真能如愿，可能從10nm開始就采用EUV技術，一直走到5nm。但是目前業(yè)界比較謹慎，通俗一點的說法仍是兩條腿走路。在今年的SemiconWest上各廠家的反應也是如此。Nikon正努力延伸193nm的浸液式技術，甚至包含450mm硅片;而ASML由于獲得英特爾、三星及臺積電的支持，正加快NXE3300B實用機型的發(fā)貨。
據(jù)說已經(jīng)有6臺NXE3100EUV設備在客戶處使用，累積產(chǎn)出硅片已達44000片。另外，下一代EUV設備NXE3300B已開始安裝調(diào)試，計劃2013年共發(fā)貨5臺，另有11臺NXE3300B的訂單在手及7臺訂單在討論中。
ASML正在準備450mm光刻機，它是客戶共同投資計劃中的一部分。公司有信心將3臺EUV的營收落實在2013年的銷售額之中。
ASML在2013年展覽會的演講中詳細描繪了業(yè)界期待已久的EUV光源路線圖，近期Cymer公司已推出了專為ASML光刻機配置的40W極紫外(EUV)光源，工作周期高達每小時30片，并計劃在2014年時NXE3300B中的光源升級達到50W，相當于43WPH水平。而100W光源可能要等到2015年或2016年，相當于73WPH。至于何時出現(xiàn)250WEUV光源，至少目前無法預測，除非等到100W光源成功，并有出彩的表現(xiàn)。500W光源寫進路線圖中是容易的，但是未來能否實現(xiàn)還是個問題。
只要實現(xiàn)73WPH，可以認為EUVL已達到量產(chǎn)水平，因為與多次曝光技術相比，它的成本在下降。在10nm節(jié)點以下如果繼續(xù)釆用MP多次曝光技術，則可能需要4x甚至8x的圖形成像技術。
因為從理論上講，硅晶格大小約0.5nm，通常大于10個晶格尺寸，即約5nm時，才可能有好的硅器件功能，所以可以認為5nm是工藝尺寸的最終極限。預測在2024年以后半導體產(chǎn)業(yè)可能發(fā)生革命性變化，電荷不再是傳輸信息的唯一載體，同時計算架構(gòu)也可能發(fā)生革命。
另外，ASML、IMEC及AppliedMaterials等共同協(xié)作，認為采用EUV技術有可能達到小于7nm，由于EUV技術同樣也可采用DP兩次圖形曝光技術來提高分辨率。
隨著半導體產(chǎn)業(yè)的繼續(xù)發(fā)展，之后的每一個工藝節(jié)點進步都要付出極大的代價，要求達到財務平衡的芯片產(chǎn)出數(shù)量巨大?，F(xiàn)在市場上已很難找出幾種能相容的產(chǎn)品，因此未來產(chǎn)業(yè)面臨的經(jīng)濟層面壓力會越來越大。然而除了尺寸縮小之外，產(chǎn)業(yè)尚有多條路可供選擇，如450mm硅片、TSV3D封裝，F(xiàn)inFET結(jié)構(gòu)與III-V族作溝道材料等，此外還有應用商店。而站在客戶立場，他們并非知道芯片的內(nèi)部構(gòu)造，僅是需要價廉、實用，而又方便使用的電子終端產(chǎn)品。
推動半導體業(yè)進步有兩個輪子，一個是工藝尺寸縮小，另一個是硅片直徑增大，而且總是尺寸縮小為先。由半導體工藝路線圖看，2013年應該進入14納米節(jié)點，觀察近期的報道，似乎已無異議，而且仍是英特爾挑起大樑。盡管摩爾定律快“壽終正寢”的聲音已不容置辯，但是14nm的步伐仍按期走來，原因究竟是什么?
傳統(tǒng)光刻技術與日俱進
當尺寸縮小到22/20nm時，傳統(tǒng)的光刻技術已無能力，必須采用輔助的兩次圖形曝光技術。
提高光刻的分辨率有3個途徑：縮短曝光波長、增大鏡頭數(shù)值孔徑NA以及減少k1。顯然，縮短波長是最主要的，而且方便易行。目前市場的193nmArF光源是首選，再加入浸液式技術等，實際上達到了28nm，幾乎已是極限(需要OPC等技術的幫助)。
所以Fabless公司NVIDIA的CEO黃仁勛多次呼吁工藝制程在22/20nm時的成本一定相比28nm高。其理由是當工藝尺寸縮小到22/20nm時，傳統(tǒng)的光刻技術已無能為力，必須采用輔助的兩次圖形曝光技術(DP)。從原理上講，DP技術易于理解，甚至可以3次，或者4次。但是這樣帶來兩個大問題，一個是光刻加掩模的成本迅速上升，另一個是工藝的循環(huán)周期延長。所以業(yè)界心知肚明，在下一代光刻技術EUV尚未到來之際，采用DP是不得已而為之，實際上在技術上的可行性并不是問題，更多的是要從經(jīng)濟層面做出取舍的決定。
193nm光刻技術在計算的光刻技術輔助下，包含兩項關鍵的創(chuàng)新，一個是同時帶OPC(光學圖形修正)的兩次圖形曝光技術，另一個是采用一種倒轉(zhuǎn)的光刻技術來改善困難的布局復制，可以在局部區(qū)域達到最佳化。
因此可以相信，傳統(tǒng)的193nm浸液式光刻技術加上兩次圖形曝光技術(DP)，甚至4次，從分辨率上在2015年時有可能達到10nm，這取決于業(yè)界對于成本上升等的容忍度。
7nm還是5nm
除了工藝尺寸縮小之外，產(chǎn)業(yè)尚有多條路可供選擇，如450mm硅片、TSV3D封裝等。
何時能夠達到7nm或者5nm，截至今日尚無人能夠回答，因為EUV何時進入也不清楚。樂觀的估計可能在2015年或2016年。如果真能如愿，可能從10nm開始就采用EUV技術，一直走到5nm。但是目前業(yè)界比較謹慎，通俗一點的說法仍是兩條腿走路。在今年的SemiconWest上各廠家的反應也是如此。Nikon正努力延伸193nm的浸液式技術，甚至包含450mm硅片;而ASML由于獲得英特爾、三星及臺積電的支持，正加快NXE3300B實用機型的發(fā)貨。
據(jù)說已經(jīng)有6臺NXE3100EUV設備在客戶處使用，累積產(chǎn)出硅片已達44000片。另外，下一代EUV設備NXE3300B已開始安裝調(diào)試，計劃2013年共發(fā)貨5臺，另有11臺NXE3300B的訂單在手及7臺訂單在討論中。
ASML正在準備450mm光刻機，它是客戶共同投資計劃中的一部分。公司有信心將3臺EUV的營收落實在2013年的銷售額之中。
ASML在2013年展覽會的演講中詳細描繪了業(yè)界期待已久的EUV光源路線圖，近期Cymer公司已推出了專為ASML光刻機配置的40W極紫外(EUV)光源，工作周期高達每小時30片，并計劃在2014年時NXE3300B中的光源升級達到50W，相當于43WPH水平。而100W光源可能要等到2015年或2016年，相當于73WPH。至于何時出現(xiàn)250WEUV光源，至少目前無法預測，除非等到100W光源成功，并有出彩的表現(xiàn)。500W光源寫進路線圖中是容易的，但是未來能否實現(xiàn)還是個問題。
只要實現(xiàn)73WPH，可以認為EUVL已達到量產(chǎn)水平，因為與多次曝光技術相比，它的成本在下降。在10nm節(jié)點以下如果繼續(xù)釆用MP多次曝光技術，則可能需要4x甚至8x的圖形成像技術。
因為從理論上講，硅晶格大小約0.5nm，通常大于10個晶格尺寸，即約5nm時，才可能有好的硅器件功能，所以可以認為5nm是工藝尺寸的最終極限。預測在2024年以后半導體產(chǎn)業(yè)可能發(fā)生革命性變化，電荷不再是傳輸信息的唯一載體，同時計算架構(gòu)也可能發(fā)生革命。
另外，ASML、IMEC及AppliedMaterials等共同協(xié)作，認為采用EUV技術有可能達到小于7nm，由于EUV技術同樣也可采用DP兩次圖形曝光技術來提高分辨率。
隨著半導體產(chǎn)業(yè)的繼續(xù)發(fā)展，之后的每一個工藝節(jié)點進步都要付出極大的代價，要求達到財務平衡的芯片產(chǎn)出數(shù)量巨大?，F(xiàn)在市場上已很難找出幾種能相容的產(chǎn)品，因此未來產(chǎn)業(yè)面臨的經(jīng)濟層面壓力會越來越大。然而除了尺寸縮小之外，產(chǎn)業(yè)尚有多條路可供選擇，如450mm硅片、TSV3D封裝，F(xiàn)inFET結(jié)構(gòu)與III-V族作溝道材料等，此外還有應用商店。而站在客戶立場，他們并非知道芯片的內(nèi)部構(gòu)造，僅是需要價廉、實用，而又方便使用的電子終端產(chǎn)品。
下載文檔
