ARM的“大-小核”架構(gòu)日子要到頭了嗎？
時(shí)間：2013-04-01 16:26:52
關(guān)鍵字：
ARM
時(shí)鐘頻率
DSO
處理器內(nèi)核
手機(jī)看文章
掃描二維碼
隨時(shí)隨地手機(jī)看文章
[導(dǎo)讀]在早期的數(shù)字電子技術(shù)時(shí)代，能夠?qū)崿F(xiàn)的卓越架構(gòu)以及這種架構(gòu)所帶來的優(yōu)勢可以應(yīng)用于幾乎所有可預(yù)見的多代制造工藝節(jié)點(diǎn)。但現(xiàn)在芯片制造的復(fù)雜性和變化是如此之大，以致于一些優(yōu)秀的想法和技術(shù)如果不經(jīng)過徹底的改造就
在早期的數(shù)字電子技術(shù)時(shí)代，能夠?qū)崿F(xiàn)的卓越架構(gòu)以及這種架構(gòu)所帶來的優(yōu)勢可以應(yīng)用于幾乎所有可預(yù)見的多代制造工藝節(jié)點(diǎn)。但現(xiàn)在芯片制造的復(fù)雜性和變化是如此之大，以致于一些優(yōu)秀的想法和技術(shù)如果不經(jīng)過徹底的改造就很難維持下去。
“大－小(Big-little)核”這種架構(gòu)出自處理器授權(quán)商ARM有限公司(英國劍橋)，是指成對使用針對性能優(yōu)化過的處理器內(nèi)核和針對低功耗待機(jī)優(yōu)化過的處理器內(nèi)核。它能幫助應(yīng)用軟件在兩個(gè)內(nèi)核之間切換，從而在設(shè)備大部分時(shí)間處于待機(jī)模式的典型使用情況下實(shí)現(xiàn)總體能耗節(jié)省。為了實(shí)現(xiàn)這一策略，ARM準(zhǔn)備了兩種處理器內(nèi)核，即Cortex-A15和Cortex-A7，而且這種架構(gòu)已經(jīng)開始在商用產(chǎn)品中成功實(shí)現(xiàn)。如瑞薩移動公司(RenesasMobile)的MP6530。
但是，大－小核架構(gòu)能持續(xù)嗎？如果不能，必須要進(jìn)行怎樣的徹底改造呢？
首先，我們必須承認(rèn)大－小核架構(gòu)本身是對動態(tài)電壓與頻率調(diào)節(jié)(DVFS)的徹底改造或補(bǔ)充。
動態(tài)電壓與頻率調(diào)節(jié)技術(shù)指的是，您可以在需要低性能時(shí)調(diào)低給定內(nèi)核的電壓與時(shí)鐘頻率，以節(jié)省動態(tài)功耗，然后在需要達(dá)到必要的高應(yīng)用性能等級時(shí)調(diào)高電壓與時(shí)鐘頻率。因此應(yīng)用程序通常在Cortex-A7上啟動，然后通過DVFS“裝置”逐漸提升性能，直到達(dá)到最高電壓和最大時(shí)鐘頻率。接著跳接到Cortex-A15上以較低電壓和較低功耗繼續(xù)運(yùn)行，然后再次通過DVFS裝置提升性能直到最大。當(dāng)應(yīng)用負(fù)載消失時(shí)，反向執(zhí)行這一過程，直到設(shè)備再次回到空閑狀態(tài)，在“小”內(nèi)核上以最低DVFS點(diǎn)運(yùn)行。
然而，隨著我們遵循摩爾定律實(shí)現(xiàn)了更小的尺寸，同時(shí)也減少了電壓范圍，因而減少了DVFS的可擴(kuò)展性。因此ARM的聰明想法是利用額外的硅片面積補(bǔ)償DVFS的這些缺陷。
但如果我們繼續(xù)遵循摩爾定律實(shí)現(xiàn)20nmBulkCMOS和16/14nmFinFET工藝時(shí)，電壓的可擴(kuò)展性可能還會進(jìn)一步減小，從而減小在大－小核架構(gòu)中使用DVFS的范圍。此時(shí)我們該怎么辦呢？
更多內(nèi)核，還是更多DVFS，或者兩者兼顧？
面對上述問題，兩個(gè)內(nèi)核的大－小核架構(gòu)可能就行不通了，ARM需要找出一種粒度更加精細(xì)的方法來。使用針對不同的節(jié)能與性能等級優(yōu)化的一整套ISA兼容內(nèi)核也許是個(gè)不錯(cuò)的主意。它會演變成“最大－大－?。⑿汀辈呗詥?？
但硅片占用面積會怎樣？如果讓經(jīng)過優(yōu)化的ISA兼容內(nèi)核全部等待在功耗-性能曲線中的某個(gè)特定點(diǎn)運(yùn)行，這種復(fù)雜的層次結(jié)構(gòu)是否太過于昂貴呢？
也許是，也許不是。我們應(yīng)該還記得，大－小核架構(gòu)在一定程度上也是對ARM“暗硅”說法的一種回應(yīng)。暗硅指的是基于功耗和散熱的原因，高級處理器無法忍受所有硅片在同一時(shí)刻同時(shí)工作，否則芯片會燒毀。因此一種主張是仍然使用針對不同負(fù)載和使用情況優(yōu)化的IC不同部分。反對的意見認(rèn)為，與其設(shè)計(jì)一個(gè)暗硅占主要部分的復(fù)雜IC，還不如設(shè)計(jì)一個(gè)更加簡單、制造成本也更低的芯片。
一種替代方案是找到一種能夠支持更寬范圍DVFS的制造工藝。
事實(shí)上，這種工藝已經(jīng)存在，比如意法半導(dǎo)體公司(ST)的28nm全耗盡型絕緣硅(FDSOI)制造工藝。這種工藝可以將工作電壓降低至大約0.6V，而相比之下BulkCMOS工藝的最小極限值一般在0.9V左右。使用FDSOI的后向偏置技術(shù)可以提供更寬動態(tài)范圍的性能，因此應(yīng)該能夠很好地適應(yīng)大－小核架構(gòu)。
事實(shí)上，意法-愛立信(ST-Ericsson)已經(jīng)使用28nmFDSOI向市場推出了一款“四核”的處理器?L8580ModAp，這款處理器基于兩個(gè)物理Cortex-A9內(nèi)核。意法-愛立信公司的想法是，Cortex-A9可以在低電壓下工作，因此可以像“小”內(nèi)核一樣節(jié)省動態(tài)功耗，或者像“大”內(nèi)核那樣通過提高時(shí)鐘頻率來推高性能。這是一種虛擬的大－小核架構(gòu)。
我不太喜歡用虛擬內(nèi)核的數(shù)量來衡量一顆芯片，而這似乎成了當(dāng)今的一種趨勢，原因當(dāng)然是這個(gè)數(shù)字可以是任意的。我更愿意在三維物理空間中計(jì)算內(nèi)核的數(shù)量。
雖然如此，時(shí)間分片、擴(kuò)展的DFVS和多個(gè)物理內(nèi)核的更智能的組合可能將成為大－小核架構(gòu)在我們已有的多維擴(kuò)展空間中向前發(fā)展的一種方式。
“大－小(Big-little)核”這種架構(gòu)出自處理器授權(quán)商ARM有限公司(英國劍橋)，是指成對使用針對性能優(yōu)化過的處理器內(nèi)核和針對低功耗待機(jī)優(yōu)化過的處理器內(nèi)核。它能幫助應(yīng)用軟件在兩個(gè)內(nèi)核之間切換，從而在設(shè)備大部分時(shí)間處于待機(jī)模式的典型使用情況下實(shí)現(xiàn)總體能耗節(jié)省。為了實(shí)現(xiàn)這一策略，ARM準(zhǔn)備了兩種處理器內(nèi)核，即Cortex-A15和Cortex-A7，而且這種架構(gòu)已經(jīng)開始在商用產(chǎn)品中成功實(shí)現(xiàn)。如瑞薩移動公司(RenesasMobile)的MP6530。
但是，大－小核架構(gòu)能持續(xù)嗎？如果不能，必須要進(jìn)行怎樣的徹底改造呢？
首先，我們必須承認(rèn)大－小核架構(gòu)本身是對動態(tài)電壓與頻率調(diào)節(jié)(DVFS)的徹底改造或補(bǔ)充。
動態(tài)電壓與頻率調(diào)節(jié)技術(shù)指的是，您可以在需要低性能時(shí)調(diào)低給定內(nèi)核的電壓與時(shí)鐘頻率，以節(jié)省動態(tài)功耗，然后在需要達(dá)到必要的高應(yīng)用性能等級時(shí)調(diào)高電壓與時(shí)鐘頻率。因此應(yīng)用程序通常在Cortex-A7上啟動，然后通過DVFS“裝置”逐漸提升性能，直到達(dá)到最高電壓和最大時(shí)鐘頻率。接著跳接到Cortex-A15上以較低電壓和較低功耗繼續(xù)運(yùn)行，然后再次通過DVFS裝置提升性能直到最大。當(dāng)應(yīng)用負(fù)載消失時(shí)，反向執(zhí)行這一過程，直到設(shè)備再次回到空閑狀態(tài)，在“小”內(nèi)核上以最低DVFS點(diǎn)運(yùn)行。
然而，隨著我們遵循摩爾定律實(shí)現(xiàn)了更小的尺寸，同時(shí)也減少了電壓范圍，因而減少了DVFS的可擴(kuò)展性。因此ARM的聰明想法是利用額外的硅片面積補(bǔ)償DVFS的這些缺陷。
但如果我們繼續(xù)遵循摩爾定律實(shí)現(xiàn)20nmBulkCMOS和16/14nmFinFET工藝時(shí)，電壓的可擴(kuò)展性可能還會進(jìn)一步減小，從而減小在大－小核架構(gòu)中使用DVFS的范圍。此時(shí)我們該怎么辦呢？
更多內(nèi)核，還是更多DVFS，或者兩者兼顧？
面對上述問題，兩個(gè)內(nèi)核的大－小核架構(gòu)可能就行不通了，ARM需要找出一種粒度更加精細(xì)的方法來。使用針對不同的節(jié)能與性能等級優(yōu)化的一整套ISA兼容內(nèi)核也許是個(gè)不錯(cuò)的主意。它會演變成“最大－大－?。⑿汀辈呗詥?？
但硅片占用面積會怎樣？如果讓經(jīng)過優(yōu)化的ISA兼容內(nèi)核全部等待在功耗-性能曲線中的某個(gè)特定點(diǎn)運(yùn)行，這種復(fù)雜的層次結(jié)構(gòu)是否太過于昂貴呢？
也許是，也許不是。我們應(yīng)該還記得，大－小核架構(gòu)在一定程度上也是對ARM“暗硅”說法的一種回應(yīng)。暗硅指的是基于功耗和散熱的原因，高級處理器無法忍受所有硅片在同一時(shí)刻同時(shí)工作，否則芯片會燒毀。因此一種主張是仍然使用針對不同負(fù)載和使用情況優(yōu)化的IC不同部分。反對的意見認(rèn)為，與其設(shè)計(jì)一個(gè)暗硅占主要部分的復(fù)雜IC，還不如設(shè)計(jì)一個(gè)更加簡單、制造成本也更低的芯片。
一種替代方案是找到一種能夠支持更寬范圍DVFS的制造工藝。
事實(shí)上，這種工藝已經(jīng)存在，比如意法半導(dǎo)體公司(ST)的28nm全耗盡型絕緣硅(FDSOI)制造工藝。這種工藝可以將工作電壓降低至大約0.6V，而相比之下BulkCMOS工藝的最小極限值一般在0.9V左右。使用FDSOI的后向偏置技術(shù)可以提供更寬動態(tài)范圍的性能，因此應(yīng)該能夠很好地適應(yīng)大－小核架構(gòu)。
事實(shí)上，意法-愛立信(ST-Ericsson)已經(jīng)使用28nmFDSOI向市場推出了一款“四核”的處理器?L8580ModAp，這款處理器基于兩個(gè)物理Cortex-A9內(nèi)核。意法-愛立信公司的想法是，Cortex-A9可以在低電壓下工作，因此可以像“小”內(nèi)核一樣節(jié)省動態(tài)功耗，或者像“大”內(nèi)核那樣通過提高時(shí)鐘頻率來推高性能。這是一種虛擬的大－小核架構(gòu)。
我不太喜歡用虛擬內(nèi)核的數(shù)量來衡量一顆芯片，而這似乎成了當(dāng)今的一種趨勢，原因當(dāng)然是這個(gè)數(shù)字可以是任意的。我更愿意在三維物理空間中計(jì)算內(nèi)核的數(shù)量。
雖然如此，時(shí)間分片、擴(kuò)展的DFVS和多個(gè)物理內(nèi)核的更智能的組合可能將成為大－小核架構(gòu)在我們已有的多維擴(kuò)展空間中向前發(fā)展的一種方式。
下載文檔
