SOI工業(yè)協(xié)會組織宣告FDSOI晶體管制造用晶圓產(chǎn)業(yè)已整裝待發(fā)
[導(dǎo)讀]Intel，臺積電等巨頭企業(yè)已經(jīng)決定先后在22/14nm節(jié)點走上Finfet之路，這樣一來，另一條路FDSOI方面的進展?fàn)顩r便顯得格外引人注目。最近，在日本東京召開了2011年半導(dǎo)體技術(shù)國際會議（SymposiumonVLSITechnology），會
Intel，臺積電等巨頭企業(yè)已經(jīng)決定先后在22/14nm節(jié)點走上Finfet之路，這樣一來，另一條路FDSOI方面的進展?fàn)顩r便顯得格外引人注目。最近，在日本東京召開了2011年半導(dǎo)體技術(shù)國際會議（SymposiumonVLSITechnology），會上，由IBM,意法半導(dǎo)體，GlobalFoundries，瑞薩和東芝等公司組成的半導(dǎo)體技術(shù)聯(lián)盟展示了基于FDSOI技術(shù)的22nm制程技術(shù)，相比28nm制程體硅結(jié)構(gòu)，這種器件的運行頻率提升了25%，并可用于制造單元面積僅0.08平方微米的SRAM和模擬器件.
如上圖所示，會上展示的器件采用了面狀抬升型漏-源極結(jié)構(gòu)，這種結(jié)構(gòu)可以減小器件的寄生電容。介紹這項技術(shù)的研發(fā)人員稱，器件中的ETSOI溝道區(qū)沒有摻雜雜質(zhì)，這樣的設(shè)計可以避免溝道摻雜濃度的波動，而后者則是器件性能變差的主要根源。
圖中左側(cè)的晶體管的SOI硅層厚度僅5nm。右側(cè)的圖片則顯示了采用這種FDSOI技術(shù)制作的SRAM芯片的第一層金屬層顯微圖像。圖片來源半導(dǎo)體技術(shù)國際會議（SymposiumonVLSITechnology）
另外，包括MEMC,SEH以及Soitec等在內(nèi)的許多SOI晶圓供應(yīng)商則表示他們已經(jīng)可以大批量生產(chǎn)UTB-SOI晶圓。為了滿足制造全耗盡型晶體管的要求，SOI晶圓上層的硅層厚度必須控制在10nm或以下尺度水平，而且各塊晶圓間的硅層厚度變化必須嚴(yán)格控制。因此FDSOI器件制造用UTB-SOI晶圓的成本相對較高，不過據(jù)SOI組織聲稱，由于UTB-SOI晶圓在進行器件隔離處理時，所耗費的成本相對較低，因此兩相抵消之后，采用UTB-SOI晶圓制作FDSOI芯片的成本與傳統(tǒng)的體硅制程并沒有太大的區(qū)別。
UTB-SOI晶圓的提供商在會上集體反駁了Intel院士MarkBohr在今年五月份早些時候?qū)DSOI“晶圓成本過高”的批評，當(dāng)時MarkBohr在Intel22nm制程Finfet技術(shù)新聞發(fā)布會上表示，F(xiàn)infet技術(shù)的生產(chǎn)成本僅比Intel以往的平面型晶體管制造技術(shù)“多出了幾個百分點”，相反“雖然具備超薄SOI層的晶圓也已經(jīng)被制造出來，但是其成本極高，而且制造的難度很大。”他并表示，根據(jù)Intel估計，采用UTB-SOI晶圓會造成器件最終成本提高10%左右。
這些批判之詞明顯激怒了一眾SOI晶圓廠商，這些廠商已經(jīng)為量產(chǎn)UTB-SOI晶圓投入了大量資金，這些晶圓將可滿足半導(dǎo)體廠商生產(chǎn)智能手機及其它移動設(shè)備用芯片的要求。
Soitec公司微電子事業(yè)部的總經(jīng)理ChristopheMaleville表示，Soitec公司已經(jīng)在其位于法國Bernin，以及新加坡的兩間300mm規(guī)格SOI晶圓廠中安裝了兩套年產(chǎn)量200萬片的UTB-SOI晶圓生產(chǎn)產(chǎn)線?！拔覀円呀?jīng)準(zhǔn)備好拓展我們的SOI晶圓產(chǎn)能，以滿足消費電子應(yīng)用對使用FD-SOI技術(shù)芯片的大量需求。”
他并表示，Soitec公司生產(chǎn)的UTB-SOI晶圓的硅層厚度一致性水平可控制在埃級尺度，而制造這種晶圓所使用的技術(shù)平臺則與現(xiàn)有其它大批量SOI晶圓產(chǎn)品的相同?！?BR>
Soitec已經(jīng)將其用于生產(chǎn)UTB-SOI的SmartCut工藝技術(shù)授權(quán)給了另外一家晶圓生產(chǎn)企業(yè)信越半導(dǎo)體（Shin-EtsuHandotai(SEH)），后者是全球最大的晶圓供應(yīng)商，而信越半導(dǎo)體也已經(jīng)完成了UTB-SOI襯底制造部分的技術(shù)研發(fā)。信越半導(dǎo)體公司SOI項目主管NoburoKatsuoka稱：”我們很高興能按客戶的需求供貨?！?BR>
MEMC則是IBMSOI芯片的另外一家PD-SOI用SOI晶圓供應(yīng)商。MEMC公司總裁ShakerSadasivam表示：”MEMC已經(jīng)做好了應(yīng)用FD-SOI適用產(chǎn)品的準(zhǔn)備，我們建議客戶加快啟用FD-SOI技術(shù)的步伐。大批量生產(chǎn)是FD-SOI降成本的關(guān)鍵，而MEMC則具備滿足業(yè)界量產(chǎn)要求的產(chǎn)能?！?BR>
他補充說：”我們已經(jīng)制定出了一套將FD-SOI用晶圓的產(chǎn)能提升到每月約45000片的計劃?！?BR>
SOI工業(yè)協(xié)會組織的執(zhí)行總裁HoracioMendez則表示（此君曾經(jīng)在飛思卡爾公司負責(zé)MPU產(chǎn)品的設(shè)計），部分產(chǎn)量較高的移動設(shè)備用IC芯片廠商可能會在14/15nm節(jié)點前啟用FD-SOI技術(shù)，而FD-SOI則會在14nm節(jié)點”全面開花“。
不過，出于降低晶圓采購價格等方面的考慮，移動用芯片廠商仍希望能有更多家廠商具備量產(chǎn)FD-SOI用晶圓的能力。根據(jù)Soitec的報價，他們的FD-SOI用晶圓的批量采購價將控制在500美元/片的水平。
Mendez還表示，SOI工業(yè)協(xié)會組織目前已經(jīng)在進行一項與包括ARM等公司的設(shè)計工程師在內(nèi)的龐大工程師隊伍合作，驗證FDSOI技術(shù)在22nm節(jié)點制程優(yōu)越性的工作。有關(guān)這個項目的更詳細進展?fàn)顩r，則會在今年夏天公布于眾。
Mendez表示，他非常不贊同Bohr有關(guān)FDSOI會增加10%成本的說法，他的理由是在SOI襯底晶圓上的離子注入和器件隔離工序相比體硅襯底的晶圓在加工時處理起來要簡單許多，因此SOI工業(yè)協(xié)會組織認為，SOI芯片產(chǎn)品的最終成本要比體硅低約6%左右。
他還宣稱：“在20nm節(jié)點，F(xiàn)DSOI晶體管的性能可以達到相當(dāng)高的水平，以至于有些公司認為不需要考慮采用應(yīng)變工程技術(shù)，這樣就可以進一步節(jié)約生產(chǎn)成本?！?BR>
Mendez表示，雖然Intel也許具備應(yīng)用三柵晶體管技術(shù)的半導(dǎo)體制造實力，但是其它半導(dǎo)體制造公司卻很難控制采用Finfet技術(shù)制造的芯片的良率水平。“Finfet的產(chǎn)品良率是很難控制的，因此在應(yīng)用這種技術(shù)的初期，制造商們將需要頻繁改進其工藝，而且產(chǎn)品的良率也無法達到平面型晶體管產(chǎn)品的水平?！?BR>
最后，他表示，不論是SOI工業(yè)協(xié)會，還是Intel，雙方在一件事情上的看法是基本一致的，那就是體硅CMOS技術(shù)很難超越22nm節(jié)點障礙。
如上圖所示，會上展示的器件采用了面狀抬升型漏-源極結(jié)構(gòu)，這種結(jié)構(gòu)可以減小器件的寄生電容。介紹這項技術(shù)的研發(fā)人員稱，器件中的ETSOI溝道區(qū)沒有摻雜雜質(zhì)，這樣的設(shè)計可以避免溝道摻雜濃度的波動，而后者則是器件性能變差的主要根源。
圖中左側(cè)的晶體管的SOI硅層厚度僅5nm。右側(cè)的圖片則顯示了采用這種FDSOI技術(shù)制作的SRAM芯片的第一層金屬層顯微圖像。圖片來源半導(dǎo)體技術(shù)國際會議（SymposiumonVLSITechnology）
另外，包括MEMC,SEH以及Soitec等在內(nèi)的許多SOI晶圓供應(yīng)商則表示他們已經(jīng)可以大批量生產(chǎn)UTB-SOI晶圓。為了滿足制造全耗盡型晶體管的要求，SOI晶圓上層的硅層厚度必須控制在10nm或以下尺度水平，而且各塊晶圓間的硅層厚度變化必須嚴(yán)格控制。因此FDSOI器件制造用UTB-SOI晶圓的成本相對較高，不過據(jù)SOI組織聲稱，由于UTB-SOI晶圓在進行器件隔離處理時，所耗費的成本相對較低，因此兩相抵消之后，采用UTB-SOI晶圓制作FDSOI芯片的成本與傳統(tǒng)的體硅制程并沒有太大的區(qū)別。
UTB-SOI晶圓的提供商在會上集體反駁了Intel院士MarkBohr在今年五月份早些時候?qū)DSOI“晶圓成本過高”的批評，當(dāng)時MarkBohr在Intel22nm制程Finfet技術(shù)新聞發(fā)布會上表示，F(xiàn)infet技術(shù)的生產(chǎn)成本僅比Intel以往的平面型晶體管制造技術(shù)“多出了幾個百分點”，相反“雖然具備超薄SOI層的晶圓也已經(jīng)被制造出來，但是其成本極高，而且制造的難度很大。”他并表示，根據(jù)Intel估計，采用UTB-SOI晶圓會造成器件最終成本提高10%左右。
這些批判之詞明顯激怒了一眾SOI晶圓廠商，這些廠商已經(jīng)為量產(chǎn)UTB-SOI晶圓投入了大量資金，這些晶圓將可滿足半導(dǎo)體廠商生產(chǎn)智能手機及其它移動設(shè)備用芯片的要求。
Soitec公司微電子事業(yè)部的總經(jīng)理ChristopheMaleville表示，Soitec公司已經(jīng)在其位于法國Bernin，以及新加坡的兩間300mm規(guī)格SOI晶圓廠中安裝了兩套年產(chǎn)量200萬片的UTB-SOI晶圓生產(chǎn)產(chǎn)線?！拔覀円呀?jīng)準(zhǔn)備好拓展我們的SOI晶圓產(chǎn)能，以滿足消費電子應(yīng)用對使用FD-SOI技術(shù)芯片的大量需求。”
他并表示，Soitec公司生產(chǎn)的UTB-SOI晶圓的硅層厚度一致性水平可控制在埃級尺度，而制造這種晶圓所使用的技術(shù)平臺則與現(xiàn)有其它大批量SOI晶圓產(chǎn)品的相同?！?BR>
Soitec已經(jīng)將其用于生產(chǎn)UTB-SOI的SmartCut工藝技術(shù)授權(quán)給了另外一家晶圓生產(chǎn)企業(yè)信越半導(dǎo)體（Shin-EtsuHandotai(SEH)），后者是全球最大的晶圓供應(yīng)商，而信越半導(dǎo)體也已經(jīng)完成了UTB-SOI襯底制造部分的技術(shù)研發(fā)。信越半導(dǎo)體公司SOI項目主管NoburoKatsuoka稱：”我們很高興能按客戶的需求供貨?！?BR>
MEMC則是IBMSOI芯片的另外一家PD-SOI用SOI晶圓供應(yīng)商。MEMC公司總裁ShakerSadasivam表示：”MEMC已經(jīng)做好了應(yīng)用FD-SOI適用產(chǎn)品的準(zhǔn)備，我們建議客戶加快啟用FD-SOI技術(shù)的步伐。大批量生產(chǎn)是FD-SOI降成本的關(guān)鍵，而MEMC則具備滿足業(yè)界量產(chǎn)要求的產(chǎn)能?！?BR>
他補充說：”我們已經(jīng)制定出了一套將FD-SOI用晶圓的產(chǎn)能提升到每月約45000片的計劃?！?BR>
SOI工業(yè)協(xié)會組織的執(zhí)行總裁HoracioMendez則表示（此君曾經(jīng)在飛思卡爾公司負責(zé)MPU產(chǎn)品的設(shè)計），部分產(chǎn)量較高的移動設(shè)備用IC芯片廠商可能會在14/15nm節(jié)點前啟用FD-SOI技術(shù)，而FD-SOI則會在14nm節(jié)點”全面開花“。
不過，出于降低晶圓采購價格等方面的考慮，移動用芯片廠商仍希望能有更多家廠商具備量產(chǎn)FD-SOI用晶圓的能力。根據(jù)Soitec的報價，他們的FD-SOI用晶圓的批量采購價將控制在500美元/片的水平。
Mendez還表示，SOI工業(yè)協(xié)會組織目前已經(jīng)在進行一項與包括ARM等公司的設(shè)計工程師在內(nèi)的龐大工程師隊伍合作，驗證FDSOI技術(shù)在22nm節(jié)點制程優(yōu)越性的工作。有關(guān)這個項目的更詳細進展?fàn)顩r，則會在今年夏天公布于眾。
Mendez表示，他非常不贊同Bohr有關(guān)FDSOI會增加10%成本的說法，他的理由是在SOI襯底晶圓上的離子注入和器件隔離工序相比體硅襯底的晶圓在加工時處理起來要簡單許多，因此SOI工業(yè)協(xié)會組織認為，SOI芯片產(chǎn)品的最終成本要比體硅低約6%左右。
他還宣稱：“在20nm節(jié)點，F(xiàn)DSOI晶體管的性能可以達到相當(dāng)高的水平，以至于有些公司認為不需要考慮采用應(yīng)變工程技術(shù)，這樣就可以進一步節(jié)約生產(chǎn)成本?！?BR>
Mendez表示，雖然Intel也許具備應(yīng)用三柵晶體管技術(shù)的半導(dǎo)體制造實力，但是其它半導(dǎo)體制造公司卻很難控制采用Finfet技術(shù)制造的芯片的良率水平。“Finfet的產(chǎn)品良率是很難控制的，因此在應(yīng)用這種技術(shù)的初期，制造商們將需要頻繁改進其工藝，而且產(chǎn)品的良率也無法達到平面型晶體管產(chǎn)品的水平?！?BR>
最后，他表示，不論是SOI工業(yè)協(xié)會，還是Intel，雙方在一件事情上的看法是基本一致的，那就是體硅CMOS技術(shù)很難超越22nm節(jié)點障礙。
下載文檔
