半導(dǎo)體芯片封裝技術(shù)詳解

自從美國Intel公司1971年設(shè)計制造出4位微處理器芯片以來，在20多年時間內(nèi)，CPU從Intel4004、80286、80386、80486發(fā)展到Pentium和PentiumⅡ，數(shù)位從4位、8位、16位、32位發(fā)展到64位;主頻從幾兆到今天的400MHz以上，接近GHz;CPU芯片里集成的晶體管數(shù)由2000個躍升到500萬個以上;半導(dǎo)體制造技術(shù)的規(guī)模由SSI、MSI、LSI、VLSI達(dá)到ULSI。封裝的輸入/輸出（I/O）引腳從幾十根，逐漸增加到幾百根，下世紀(jì)初可能達(dá)2千根。這一切真是一個翻天覆地的變化。

對于CPU，讀者已經(jīng)很熟悉了，286、386、486、Pentium、PentiumⅡ、Celeron、K6、K6-2……相信您可以如數(shù)家珍似地列出一長串。但談到CPU和其他大規(guī)模集成電路的封裝，知道的人未必很多。所謂封裝是指安裝半導(dǎo)體集成電路芯片用的外殼，它不僅起著安放、固定、密封、保護(hù)芯片和增強電熱性能的作用，而且還是溝通芯片內(nèi)部世界與外部電路的橋梁——芯片上的接點用導(dǎo)線連接到封裝外殼的引腳上，這些引腳又通過印制板上的導(dǎo)線與其他器件建立連接。因此，封裝對CPU和其他LSI集成電路都起著重要的作用。新一代CPU的出現(xiàn)常常伴隨著新的封裝形式的使用。

芯片的封裝技術(shù)已經(jīng)歷了好幾代的變遷，從DIP、QFP、PGA、BGA到CSP再到MCM，技術(shù)指標(biāo)一代比一代先進(jìn)，包括芯片面積與封裝面積之比越來越接近于1，適用頻率越來越高，耐溫性能越來越好，引腳數(shù)增多，引腳間距減小，重量減小，可靠性提高，使用更加方便等等。

下面將對具體的封裝形式作詳細(xì)說明。

一、DIP封裝

70年代流行的是雙列直插封裝，簡稱DIP（DualIn-linePackage）。DIP封裝結(jié)構(gòu)具有以下特點：

1.適合PCB的穿孔安裝;

2.比TO型封裝易于對PCB布線;

3.操作方便。

DIP封裝結(jié)構(gòu)形式有：多層陶瓷雙列直插式DIP，單層陶瓷雙列直插式DIP，引線框架式DIP（含玻璃陶瓷封接式，塑料包封結(jié)構(gòu)式，陶瓷低熔玻璃封裝式），如圖2所示。

衡量一個芯片封裝技術(shù)先進(jìn)與否的重要指標(biāo)是芯片面積與封裝面積之比，這個比值越接近1越好。以采用40根I/O引腳塑料包封雙列直插式封裝（PDIP）的CPU為例，其芯片面積/封裝面積=3×3/15.24×50=1：86，離1相差很遠(yuǎn)。不難看出，這種封裝尺寸遠(yuǎn)比芯片大，說明封裝效率很低，占去了很多有效安裝面積。

Intel公司這期間的CPU如8086、80286都采用PDIP封裝。

二、芯片載體封裝

80年代出現(xiàn)了芯片載體封裝，其中有陶瓷無引線芯片載體LCCC（LeadlessCeramicChipCarrier）、塑料有引線芯片載體PLCC（PlasticLeadedChipCarrier）、小尺寸封裝SOP（SmallOutlinePackage）、塑料四邊引出扁平封裝PQFP（PlasticQuadFlatPackage），封裝結(jié)構(gòu)形式如圖3、圖4和圖5所示。

以0.5mm焊區(qū)中心距，208根I/O引腳的QFP封裝的CPU為例，外形尺寸28×28mm，芯片尺寸10×10mm，則芯片面積/封裝面積=10×10/28×28=1：7.8，由此可見QFP比DIP的封裝尺寸大大減小。QFP的特點是：

1.適合用SMT表面安裝技術(shù)在PCB上安裝布線;

2.封裝外形尺寸小，寄生參數(shù)減小，適合高頻應(yīng)用;

3.操作方便;

4.可靠性高。

在這期間，Intel公司的CPU，如Intel80386就采用塑料四邊引出扁平封裝PQFP。

三、BGA封裝

90年代隨著集成技術(shù)的進(jìn)步、設(shè)備的改進(jìn)和深亞微米技術(shù)的使用，LSI、VLSI、ULSI相繼出現(xiàn)，硅單芯片集成度不斷提高，對集成電路封裝要求更加嚴(yán)格，I/O引腳數(shù)急劇增加，功耗也隨之增大。為滿足發(fā)展的需要，在原有封裝品種基礎(chǔ)上，又增添了新的品種——球柵陣列封裝，簡稱BGA（BallGridArrayPackage）。如圖6所示。

BGA一出現(xiàn)便成為CPU、南北橋等VLSI芯片的高密度、高性能、多功能及高I/O引腳封裝的最佳選擇。其特點有：

1.I/O引腳數(shù)雖然增多，但引腳間距遠(yuǎn)大于QFP，從而提高了組裝成品率;

2.雖然它的功耗增加，但BGA能用可控塌陷芯片法焊接，簡稱C4焊接，從而可以改善它的電熱性能：

3.厚度比QFP減少1/2以上，重量減輕3/4以上;

4.寄生參數(shù)減小，信號傳輸延遲小，使用頻率大大提高;

5.組裝可用共面焊接，可靠性高;

6.BGA封裝仍與QFP、PGA一樣，占用基板面積過大;

Intel公司對這種集成度很高（單芯片里達(dá)300萬只以上晶體管），功耗很大的CPU芯片，如Pentium、PentiumPro、PentiumⅡ采用陶瓷針柵陣列封裝CPGA和陶瓷球柵陣列封裝CBGA，并在外殼上安裝微型排風(fēng)扇散熱，從而達(dá)到電路的穩(wěn)定可靠工作。

四、面向未來的新的封裝技術(shù)

BGA封裝比QFP先進(jìn)，更比PGA好，但它的芯片面積/封裝面積的比值仍很低。

Tessera公司在BGA基礎(chǔ)上做了改進(jìn)，研制出另一種稱為μBGA的封裝技術(shù)，按0.5mm焊區(qū)中心距，芯片面積/封裝面積的比為1:4，比BGA前進(jìn)了一大步。

1994年9月***三菱電氣研究出一種芯片面積/封裝面積=1:1.1的封裝結(jié)構(gòu)，其封裝外形尺寸只比裸芯片大一點點。也就是說，單個IC芯片有多大，封裝尺寸就有多大，從而誕生了一種新的封裝形式，命名為芯片尺寸封裝，簡稱CSP（ChipSizePackage或ChipScalePackage）。CSP封裝具有以下特點：

1.滿足了LSI芯片引出腳不斷增加的需要;

2.解決了IC裸芯片不能進(jìn)行交流參數(shù)測試和老化篩選的問題;

3.封裝面積縮小到BGA的1/4至1/10，延遲時間縮小到極短。

曾有人想，當(dāng)單芯片一時還達(dá)不到多種芯片的集成度時，能否將高集成度、高性能、高可靠的CSP芯片（用LSI或IC）和專用集成電路芯片（ASIC）在高密度多層互聯(lián)基板上用表面安裝技術(shù)（SMT）組裝成為多種多樣電子組件、子系統(tǒng)或系統(tǒng)。由這種想法產(chǎn)生出多芯片組件MCM（MultiChipModel）。它將對現(xiàn)代化的計算機、自動化、通訊業(yè)等領(lǐng)域產(chǎn)生重大影響。MCM的特點有：

1.封裝延遲時間縮小，易于實現(xiàn)組件高速化;

2.縮小整機/組件封裝尺寸和重量，一般體積減小1/4，重量減輕1/3;

3.可靠性大大提高。

隨著LSI設(shè)計技術(shù)和工藝的進(jìn)步及深亞微米技術(shù)和微細(xì)化縮小芯片尺寸等技術(shù)的使用，人們產(chǎn)生了將多個LSI芯片組裝在一個精密多層布線的外殼內(nèi)形成MCM產(chǎn)品的想法。進(jìn)一步又產(chǎn)生另一種想法：把多種芯片的電路集成在一個大圓片上，從而又導(dǎo)致了封裝由單個小芯片級轉(zhuǎn)向硅圓片級（waferlevel）封裝的變革，由此引出系統(tǒng)級芯片SOC（SystemOnChip）和電腦級芯片PCOC（PCOnChip）。[!--empirenews.page--]

隨著CPU和其他ULSI電路的進(jìn)步，集成電路的封裝形式也將有相應(yīng)的發(fā)展，而封裝形式的進(jìn)步又將反過來促成芯片技術(shù)向前發(fā)展。