宜特于jMS期刊發(fā)表晶圓級封裝電路修補(bǔ)技術(shù)成果

宜特科技(IST)今宣布，繼研究「爬行腐蝕發(fā)生在PCB的驗(yàn)證方法」研發(fā)成果蟬聯(lián)兩屆SMTA China (華東高科技會議)最佳論文后，宜特科技研發(fā)成果又獲選為電子材料科學(xué)期刊(J. Materials Science: Materials in Electronics，jMS)論文。此期刊探討全球最新的半導(dǎo)體元件材料失效、品質(zhì)保證與可靠度分析，經(jīng)常被引用于電子材料相關(guān)技術(shù)的研究。
此篇論文「晶圓級晶片尺寸封裝電路修補(bǔ)技術(shù) (Innovative Methodologies of Circuit Edit On Waver-Level Chip Scale Package (WLCSP) Devices) 」于2010年底，即獲得國際材料工程與科學(xué)協(xié)會(ASM)所舉辦的失效分析暨測試研討會(ISTFA)肯定，邀請宜特研發(fā)團(tuán)隊(duì)遠(yuǎn)赴美國德州達(dá)拉斯(Dallas, Texas USA)，發(fā)表最新研究成果。

宜特科技整合故障分析工程處處長張明倫表示，本技術(shù)系使用先進(jìn)的聚焦離子束顯微鏡(FIB)設(shè)備，先制作出導(dǎo)電孔及導(dǎo)電墊子，再利用宜特自行開發(fā)出的接合方法使導(dǎo)電墊子連接金屬導(dǎo)線，成功研發(fā)出不須將重布線層(RDL)移除，完整保留IC封裝之電路修改(circuit edit)的技術(shù)。此外，該技術(shù)亦可應(yīng)用于修正RDL的錯誤。

張明倫進(jìn)一步指出，此研究的挑戰(zhàn)在于WLCSP的RDL與錫球(solder ball)位在IC金屬層電路上方，讓電路修改時可運(yùn)用的空間遠(yuǎn)小于傳統(tǒng)的封裝型態(tài)，且因其護(hù)層(Passivation)之厚度非常厚，導(dǎo)致FIB在施作導(dǎo)電孔時，對于高寬比(aspect ratio)的要求，比起一般IC更具挑戰(zhàn)性。此研發(fā)成果，可以協(xié)助使用先進(jìn)封裝的IC設(shè)計者在電路驗(yàn)證、偵錯、失效分析上更直接、靈活且快速，加速產(chǎn)品上市時間(Time-to-market)。

宜特科技自2009年起全面布局先進(jìn)封裝與MEMS等新興產(chǎn)品失效分析技術(shù)研發(fā)，已經(jīng)成功開發(fā)WLCSP晶片電路修補(bǔ)技術(shù)(FIB Circuit Repair for WLCSP)、MEMS逆向工程、重布線層線路修補(bǔ)技術(shù)(FIB Circuit Repair for Redistribution Layer)等技術(shù)。藉上述研發(fā)成果，發(fā)現(xiàn)MEMS元件特殊失效現(xiàn)象，并完成WLCSP晶片偵錯與電路修改，可大幅縮短客戶產(chǎn)品開發(fā)驗(yàn)證量產(chǎn)時程。