惠瑞捷針對半導(dǎo)體製造推出全方位良率學(xué)習(xí)解決方案

惠瑞捷公司 (Verigy)宣布推出全方位良率學(xué)習(xí)解決方案 (Yield Learning Solution)，該解決方案可在複雜系統(tǒng)單晶片晶粒 (SoC die) 上整合未切割晶片測試、即時擷取以及電性缺陷統(tǒng)計分析等功能。

廣告

惠瑞捷這套良率學(xué)習(xí)解決方案，結(jié)合了旗下V93000 SoC測試機(jī)臺的預(yù)先分析模組與一套設(shè)計導(dǎo)向的分析及視覺化工具組，協(xié)助製造業(yè)者在面對大量電性缺陷時，也能迅速將其分類成各種邏輯缺陷。此外，藉由電性測試與實體布線資料無縫隙的結(jié)合，這套解決方案可快速找出實體缺陷的根本成因，同時縮短可見與不可見良率損失機(jī)制所需的辨別時間，進(jìn)而使量產(chǎn)時間縮短4週，良率標(biāo)竿指數(shù)提高6%。

無論在設(shè)計或製造方面，奈米設(shè)備問題診斷所面臨的挑戰(zhàn)已日益加劇，因此IC設(shè)計業(yè)者、晶圓廠以及測試廠彼此間的緊密合作將更形重要?；萑鸾萘悸蕦W(xué)習(xí)解決方案可讓測試工作有效導(dǎo)入IC設(shè)計與晶圓廠，為掃描鏈以及邏輯程序中固定型與難以偵測的時序缺陷提供邏輯圖,不僅為實驗室提供高準(zhǔn)確性，更使得生產(chǎn)達(dá)到高產(chǎn)能，符合新產(chǎn)品上市與常態(tài)製造程序監(jiān)控的關(guān)鍵因素。