[導(dǎo)讀]半導(dǎo)體制程微縮到20奈米后，晶圓溝槽輪廓的深寬比和形狀均勻度變得極為重要，即便是些微的變異都會對良率造成不可忽視的影響，因此業(yè)界已開發(fā)出新的淺溝槽隔離(STI)電漿蝕刻技術(shù)，以克服邊緣溝槽輪廓控制及圖案崩毀等
半導(dǎo)體制程微縮到20奈米后，晶圓溝槽輪廓的深寬比和形狀均勻度變得極為重要，即便是些微的變異都會對良率造成不可忽視的影響，因此業(yè)界已開發(fā)出新的淺溝槽隔離(STI)電漿蝕刻技術(shù)，以克服邊緣溝槽輪廓控制及圖案崩毀等挑戰(zhàn)。
淺溝槽隔離(STI)是現(xiàn)今半導(dǎo)體制程中常見的元件隔離技術(shù)。為達(dá)到最佳的電晶體效能及生產(chǎn)良率，臨界尺度(CD)及溝槽深度須嚴(yán)密控制，當(dāng)電晶體尺寸縮小到20奈米以下時，溝槽輪廓的深寬比可能會高達(dá)20：1。即使在既定最小線寬的條件下，溝槽寬度的變異量(如使用雙重曝光)也會形成不可忽視的影響，造成溝槽深度不均勻。因此，降低單位晶胞的深度負(fù)載將變得極其重要。
與此同時，隨著電晶體尺寸微縮，單一晶圓內(nèi)溝槽輪廓的形狀均勻度也變得格外重要，特別是針對晶圓邊緣的部分。對一片12寸晶圓而言，臨晶圓外圈的10毫米(mm)面積將包含10%以上的元件數(shù)量，由于接近晶圓邊緣區(qū)域易受材料不連續(xù)影響(晶圓到電漿聚焦環(huán)/制程周邊零件)，以及電與熱特性的影響(晶圓乘載在靜電載盤上)，因此晶圓邊緣電漿鞘的特性不盡然與晶圓中心相同，導(dǎo)致對晶圓邊緣的STI輪廓結(jié)構(gòu)造成重大影響，是開發(fā)20奈米以下制程時，亟須克服的問題。
除上述技術(shù)挑戰(zhàn)外，設(shè)備商和晶圓廠還有其他新的問題須面對。其中，線型圖案的傾塌，這將直接關(guān)系到生產(chǎn)良率，這是光阻的一大問題，許多研究論文已針對這點提出解決方案。由于20奈米微影制程所形成光阻的楊氏系數(shù)較低(1-5GPa)，光阻圖案在干式蝕刻制程中較易受到毛細(xì)管的壓力影響；不同于典型的微影光阻，矽的楊氏系數(shù)約150GPa，當(dāng)線寬在100奈米等級時，通常不易因STI蝕刻造成圖案傾塌，然而在20奈米以下的STI制程中，卻觀察到愈來愈多圖案崩毀情形，特別在濕式清洗之后。
本文將探討20奈米以下STI蝕刻制程所面臨的四大挑戰(zhàn)(單位晶胞內(nèi)的溝槽深度負(fù)載問題、晶圓邊緣的溝槽結(jié)構(gòu)、單一晶圓內(nèi)蝕刻均勻度、線條圖案崩毀)，并根據(jù)應(yīng)用材料(Applied Materials)的電感耦合式電漿蝕刻機的實驗結(jié)果，歸納出這些問題的解決方案。
降低單位晶胞深度負(fù)載20奈米新增三項STI技術(shù)
在多數(shù)情況下，高深寬比溝槽結(jié)構(gòu)的蝕刻速率會比低深寬比的蝕刻速率來得慢，原因在于蝕刻粒子及反應(yīng)生成物在溝槽內(nèi)的輸送能力易受到限制，換言之，較寬溝槽的蝕刻速率會高過較窄溝槽的蝕刻速率，當(dāng)臨界尺度縮小至20奈米以下時，任何變異都變得極其敏感而不可忽略。
尤其在電漿蝕刻時會產(chǎn)生溝槽深度負(fù)載效應(yīng)，主要是蝕刻帶電離子易受電漿電場影響，本身具有高度的方向性，因此在電漿鞘范圍內(nèi)的帶電離子受溝槽遮蔽效應(yīng)的影響會較小。相較之下，電中性蝕刻粒子的遮蔽效應(yīng)會較明顯，包括自由基、蝕刻分子及反應(yīng)生成物，反而會是影響深寬比蝕刻的重要參數(shù)。
根據(jù)應(yīng)用材料的實驗結(jié)果，已確認(rèn)三項通則，可在20奈米以下STI蝕刻時，將單位晶胞內(nèi)的深度負(fù)載影響減到最小，首先是在溝槽側(cè)壁形成一層薄的保護膜，維持清晰的溝槽結(jié)構(gòu)，以避免CD出現(xiàn)變異；其次為使用脈沖式電漿，以降低中性蝕刻粒子在不同寬窄溝槽結(jié)構(gòu)中的輸送能力差異；另外亦可使用氯離子(Cl+)或溴離子(Br+)等高能量帶電粒子，降低中性蝕刻自由基的影響程度，以增加帶電離子對制程的影響力。
側(cè)壁保護機制實現(xiàn)高深寬比
側(cè)壁保護機制是達(dá)成高深寬比蝕刻的重要因素。其可避免溝槽側(cè)壁受蝕刻粒子的侵蝕，形成垂直的側(cè)壁結(jié)構(gòu)，保護層的效益則與組成成分及厚度有關(guān)，通常較厚的保護層易縮小CD值，尤其對20奈米以下的STI蝕刻有顯著影響，為減少對CD的影響，目前業(yè)界皆傾向采用較薄的保護層。
在矽材料深溝槽蝕刻過程中，可能因蝕刻產(chǎn)生的自由基附著，或反應(yīng)生成物回填，使STI開口封閉，因此蝕刻形成溝槽過程中還需周期式干式電漿清凈步驟。實際作法是利用交替進行溝槽干式電漿清凈、保護層覆蓋及溝槽蝕刻等步驟以免開口封閉，順序上可能略有調(diào)整，經(jīng)過這些步驟，就可形成相對薄的側(cè)壁保護層以獲得清晰的溝槽輪廓。
脈沖電漿技術(shù)改善CD變異情形
在大多數(shù)的半導(dǎo)體蝕刻制程中，連續(xù)波狀式電漿已被廣泛運用且順利運作，但對STI蝕刻這類有中性蝕刻粒子輸送能力受限的問題，設(shè)備商須考慮改采交替式電漿蝕刻(脈沖電漿)方案。不同于連續(xù)波狀式電漿蝕刻，脈沖電漿屬于暫態(tài)變化，可大幅減輕反應(yīng)粒子輸送能力受限問題，在脈沖電漿的周期性關(guān)閉區(qū)段，這些中性自由基/離子/反應(yīng)生成物有額外的時間從溝槽內(nèi)移除，或與溝槽側(cè)壁產(chǎn)生個別的反應(yīng)，如此一來，就能形成較佳覆蓋效果的側(cè)向聚合物保護層。
圖1顯示以脈沖電漿改善單位晶胞內(nèi)深度負(fù)載的例子。若以連續(xù)波狀式電漿蝕刻STI結(jié)構(gòu)，因為CD變異量大，導(dǎo)致單位晶胞內(nèi)的深度負(fù)載問題明顯(圖1a)；若使用脈沖電漿，則單位晶胞內(nèi)溝槽深度負(fù)載的現(xiàn)象能大幅減輕，即使是在CD的變異量相同的情況(圖1b)。
圖1 連續(xù)波狀式電漿(a)與脈沖電漿(b)蝕刻STI結(jié)構(gòu)比較
高能量帶電粒子有助提升良率
另一方面，由于帶電蝕刻離子較易受到電漿鞘的電場加速，相較于中性粒子而言，較不受溝槽遮蔽效應(yīng)影響，也因此更具有方向性移動的效益。倘若深溝槽形成的機制主要是由帶電離子(Cl+或Br+)形成，而非中性自由基粒子所主導(dǎo)，則單位晶胞內(nèi)深度負(fù)載的問題會較為輕微。
為實現(xiàn)由帶電離子主導(dǎo)蝕刻的目的，可從提高離子能量或增加離子密度著手，透過提升偏壓功率或降低偏壓頻率達(dá)成，如圖2所示，以電漿模擬模型預(yù)測在固定偏壓功率時，不同偏壓頻率所對應(yīng)的離子能量分布的情形，顯示較低的偏壓頻率可提高帶電離子能量。
圖2 電漿模擬模型圖
事實上，半導(dǎo)體設(shè)備商可以脈沖電漿和較低的偏壓頻率，降低深度負(fù)載效應(yīng)。圖3顯示在2MHz固定偏壓功率的操作條件下，以連續(xù)波狀式電漿或脈沖電漿進行STI蝕刻的溝槽結(jié)構(gòu)。采用高離子能量搭配較低偏壓頻率(2MHz)的作法，可減少單位晶胞內(nèi)的深度負(fù)載效應(yīng)(與圖1的溝槽結(jié)構(gòu)相比)，2MHz偏壓功率的脈沖電漿展現(xiàn)最少的深度負(fù)載效應(yīng)。高離子能量蝕刻不僅有降低深度負(fù)載效應(yīng)的優(yōu)點，也能使溝槽輪廓底部較平緩，有助產(chǎn)生均勻的蝕刻前緣，提升生產(chǎn)良率。 [!--empirenews.page--]
圖3 在2MHz固定偏壓功率的操作條件下，使用連續(xù)波狀式電漿(a)與脈沖電漿(b)蝕刻STI結(jié)構(gòu)比較。
改善晶圓結(jié)構(gòu)及均勻度先進邊緣控制工具組獻計
透過以上三項方針，應(yīng)用材料已有效降低儲存型快閃(NAND Flash)記憶體STI應(yīng)用溝槽的深度負(fù)載效應(yīng)，同時也大幅減少圖形密集區(qū)與分散區(qū)的深度負(fù)載效應(yīng)。如圖4所示的標(biāo)準(zhǔn)型動態(tài)隨機存取記憶體(DRAM)STI圖案，其特點為單位晶胞之間的溝槽開口較小，單位晶胞終端的開口較大，將上述三項制程方針運用到DRAM STI蝕刻后，即獲得相當(dāng)不錯的成果。
圖4 DRAM導(dǎo)入新興STI技術(shù)可顯著改善深度負(fù)載效應(yīng)
不過，除了高深寬比的挑戰(zhàn)外，20奈米以下的STI蝕刻還須面對兩大問題，亦即晶圓邊緣的溝槽結(jié)構(gòu)，和晶圓的均勻度。這兩個問題是由于蝕刻反應(yīng)腔內(nèi)電漿分布本質(zhì)所導(dǎo)致，通常已超出制程的調(diào)整能力，基本的解決方案就是采用創(chuàng)新的硬體設(shè)計，讓蝕刻電漿得以均勻分布。
通常在晶片邊緣會出現(xiàn)三種主要的不連續(xù)情形，包括材料的不連續(xù)性，從矽晶圓變到反應(yīng)腔體的支撐環(huán)；平坦度的不連續(xù)性，從晶圓平面變到支撐環(huán)的框架；以及電場的不連續(xù)性，導(dǎo)因于無線射頻(RF)耦合終止在晶圓邊緣。由于這三種不連續(xù)性影響，晶圓邊緣電漿鞘的量變曲線會出現(xiàn)彎曲，造成離子方向偏離垂直方向(圖5)，對某些制程而言，晶片邊緣的溝槽形狀可能會與離子注入角具備相同的傾斜角度，如圖6a所示。
圖5 晶片邊緣不連續(xù)性將使離子偏離垂直方向
圖6 未使用AEC工具組(a)與使用AEC工具組(b)的晶片邊緣溝槽形狀比較
改善此溝槽形狀的創(chuàng)新方式之一，系采用先進邊緣控制(AEC)工具組。AEC工具組透過陰極電極結(jié)構(gòu)最佳化，舒緩電性的不連續(xù)性，進而延展無線射頻耦合的均勻度到超過晶圓的范圍。如此一來，電漿鞘彎曲的情況可獲得修正，離子注入的方向也回復(fù)到垂直于晶片表面(不再傾斜)，進而使溝槽形狀變得更豎直(圖6b)。
商用主流的電感耦合式電漿蝕刻設(shè)備，其電漿源頭通常采用平面式或螺旋式的線圈架構(gòu)。無論哪種架構(gòu)，電磁場中的中性自由基分布狀況都不是均勻同質(zhì)分布，因此形成的電漿也不均勻，導(dǎo)致整片晶圓表面的蝕刻速率有所不同。而電漿的分布均勻度主要與電漿源和氣體輸送系統(tǒng)相關(guān)，改變電漿源的線圈架構(gòu)及氣體輸送系統(tǒng)可以幫助改善均勻度。
以兩個螺旋線圈實作，兩線圈之間的電流分配比例及相位都可獨立分開控制與調(diào)整(圖7a)，當(dāng)內(nèi)外線圈的電流在相同相位時，可在晶圓表面觀察到蝕刻速率的分布就如同甜甜圈狀一樣(圖7b)。不過，改變電流分配比例僅會些微改善蝕刻均勻度，其效果仍不足以應(yīng)用于量產(chǎn)上，當(dāng)內(nèi)外線圈的電流相位差異達(dá)到180度時，蝕刻速率的分布狀況就會從邊緣較快轉(zhuǎn)變成中心較快(圖7c)，藉由調(diào)整內(nèi)外線圈的電流比例，方可達(dá)到均勻的蝕刻率分布。
圖7 電感耦合式電漿蝕刻設(shè)備改變電流比例后的蝕刻速率差異。
外力影響加劇STI圖案崩毀問題浮現(xiàn)
當(dāng)STI線寬微縮且深寬比增加后，圖案崩毀的問題將愈發(fā)嚴(yán)重。STI線條輪廓可能因外力因素而彎曲，彎曲程度與外界作用力的大小及線條的硬度相關(guān)，外界作用力可能來自于電荷影響、機械移動，或濕式清洗時的毛細(xì)作用導(dǎo)致，將使圖案崩毀的問題變得復(fù)雜，且個別問題也都不盡相同。
假若靜電力是主要原因，電漿蝕刻制程就須調(diào)整以避免電荷累積，若是機械沖擊，就須調(diào)整晶圓傳送的過程；而肇因于濕式清洗過程則須使用其他的清洗方式取代(例如干式清洗)?？偠灾?，外界作用力的因素必須予以消除以減輕影響。
從線條硬度的觀點來看，線條的形狀也是避免線條相連的重要條件之一。如Senturia(參考資料17)所發(fā)表的論文中，顯示線條的硬度與材料特性及圖案形態(tài)有所關(guān)連，可以公式1表示：
kαE．AR-3..........(1)
其中k為線條硬度，E為楊氏系數(shù)，AR是線條的深寬比。矽材料的楊氏系數(shù)較高，所以比微影光阻更不易發(fā)生圖案崩毀。在進入20奈米之前，圖案崩毀對STI蝕刻并非嚴(yán)重問題，然而，如公式1所示，線條的硬度與線條深寬比的三次方成反比；當(dāng)深寬比增加時，即使外界作用力程度相同，矽線條發(fā)生崩毀以至于與相鄰線條碰觸的機率也隨之上升。
此外，任何的輪廓的形狀缺陷，例如局部成弓狀結(jié)構(gòu)，也會顯著降低線條的硬度。假如元件設(shè)計及制程整合能力允許的情況下，則建議將線條形狀改為錐形，以避免電晶體尺寸微縮時導(dǎo)致圖案崩毀。
無庸置疑，STI蝕刻是實現(xiàn)20奈米以下制程的關(guān)鍵。本文探討四種主要挑戰(zhàn)，其中單位晶胞內(nèi)的深度負(fù)載的問題可藉由新STI技術(shù)改善，主要設(shè)備商已提供三種方法。另外，業(yè)界也提出結(jié)合創(chuàng)新硬體設(shè)備與制程最佳化的方案，讓晶圓表面具有均勻的蝕刻速率，并解決邊緣溝槽結(jié)構(gòu)異常的問題。
(本文作者包含Hui Zhoua/Xiaosong Ji/Sunil Srinivasan/Jim He/Xuefeng Hua/Ankur Agarwal/Shahid Rauf/Valentin N. Todorow/Jinhan Choi/Anisul Khan，皆任職于應(yīng)用材料)
淺溝槽隔離(STI)是現(xiàn)今半導(dǎo)體制程中常見的元件隔離技術(shù)。為達(dá)到最佳的電晶體效能及生產(chǎn)良率，臨界尺度(CD)及溝槽深度須嚴(yán)密控制，當(dāng)電晶體尺寸縮小到20奈米以下時，溝槽輪廓的深寬比可能會高達(dá)20：1。即使在既定最小線寬的條件下，溝槽寬度的變異量(如使用雙重曝光)也會形成不可忽視的影響，造成溝槽深度不均勻。因此，降低單位晶胞的深度負(fù)載將變得極其重要。
與此同時，隨著電晶體尺寸微縮，單一晶圓內(nèi)溝槽輪廓的形狀均勻度也變得格外重要，特別是針對晶圓邊緣的部分。對一片12寸晶圓而言，臨晶圓外圈的10毫米(mm)面積將包含10%以上的元件數(shù)量，由于接近晶圓邊緣區(qū)域易受材料不連續(xù)影響(晶圓到電漿聚焦環(huán)/制程周邊零件)，以及電與熱特性的影響(晶圓乘載在靜電載盤上)，因此晶圓邊緣電漿鞘的特性不盡然與晶圓中心相同，導(dǎo)致對晶圓邊緣的STI輪廓結(jié)構(gòu)造成重大影響，是開發(fā)20奈米以下制程時，亟須克服的問題。
除上述技術(shù)挑戰(zhàn)外，設(shè)備商和晶圓廠還有其他新的問題須面對。其中，線型圖案的傾塌，這將直接關(guān)系到生產(chǎn)良率，這是光阻的一大問題，許多研究論文已針對這點提出解決方案。由于20奈米微影制程所形成光阻的楊氏系數(shù)較低(1-5GPa)，光阻圖案在干式蝕刻制程中較易受到毛細(xì)管的壓力影響；不同于典型的微影光阻，矽的楊氏系數(shù)約150GPa，當(dāng)線寬在100奈米等級時，通常不易因STI蝕刻造成圖案傾塌，然而在20奈米以下的STI制程中，卻觀察到愈來愈多圖案崩毀情形，特別在濕式清洗之后。
本文將探討20奈米以下STI蝕刻制程所面臨的四大挑戰(zhàn)(單位晶胞內(nèi)的溝槽深度負(fù)載問題、晶圓邊緣的溝槽結(jié)構(gòu)、單一晶圓內(nèi)蝕刻均勻度、線條圖案崩毀)，并根據(jù)應(yīng)用材料(Applied Materials)的電感耦合式電漿蝕刻機的實驗結(jié)果，歸納出這些問題的解決方案。
降低單位晶胞深度負(fù)載20奈米新增三項STI技術(shù)
在多數(shù)情況下，高深寬比溝槽結(jié)構(gòu)的蝕刻速率會比低深寬比的蝕刻速率來得慢，原因在于蝕刻粒子及反應(yīng)生成物在溝槽內(nèi)的輸送能力易受到限制，換言之，較寬溝槽的蝕刻速率會高過較窄溝槽的蝕刻速率，當(dāng)臨界尺度縮小至20奈米以下時，任何變異都變得極其敏感而不可忽略。
尤其在電漿蝕刻時會產(chǎn)生溝槽深度負(fù)載效應(yīng)，主要是蝕刻帶電離子易受電漿電場影響，本身具有高度的方向性，因此在電漿鞘范圍內(nèi)的帶電離子受溝槽遮蔽效應(yīng)的影響會較小。相較之下，電中性蝕刻粒子的遮蔽效應(yīng)會較明顯，包括自由基、蝕刻分子及反應(yīng)生成物，反而會是影響深寬比蝕刻的重要參數(shù)。
根據(jù)應(yīng)用材料的實驗結(jié)果，已確認(rèn)三項通則，可在20奈米以下STI蝕刻時，將單位晶胞內(nèi)的深度負(fù)載影響減到最小，首先是在溝槽側(cè)壁形成一層薄的保護膜，維持清晰的溝槽結(jié)構(gòu)，以避免CD出現(xiàn)變異；其次為使用脈沖式電漿，以降低中性蝕刻粒子在不同寬窄溝槽結(jié)構(gòu)中的輸送能力差異；另外亦可使用氯離子(Cl+)或溴離子(Br+)等高能量帶電粒子，降低中性蝕刻自由基的影響程度，以增加帶電離子對制程的影響力。
側(cè)壁保護機制實現(xiàn)高深寬比
側(cè)壁保護機制是達(dá)成高深寬比蝕刻的重要因素。其可避免溝槽側(cè)壁受蝕刻粒子的侵蝕，形成垂直的側(cè)壁結(jié)構(gòu)，保護層的效益則與組成成分及厚度有關(guān)，通常較厚的保護層易縮小CD值，尤其對20奈米以下的STI蝕刻有顯著影響，為減少對CD的影響，目前業(yè)界皆傾向采用較薄的保護層。
在矽材料深溝槽蝕刻過程中，可能因蝕刻產(chǎn)生的自由基附著，或反應(yīng)生成物回填，使STI開口封閉，因此蝕刻形成溝槽過程中還需周期式干式電漿清凈步驟。實際作法是利用交替進行溝槽干式電漿清凈、保護層覆蓋及溝槽蝕刻等步驟以免開口封閉，順序上可能略有調(diào)整，經(jīng)過這些步驟，就可形成相對薄的側(cè)壁保護層以獲得清晰的溝槽輪廓。
脈沖電漿技術(shù)改善CD變異情形
在大多數(shù)的半導(dǎo)體蝕刻制程中，連續(xù)波狀式電漿已被廣泛運用且順利運作，但對STI蝕刻這類有中性蝕刻粒子輸送能力受限的問題，設(shè)備商須考慮改采交替式電漿蝕刻(脈沖電漿)方案。不同于連續(xù)波狀式電漿蝕刻，脈沖電漿屬于暫態(tài)變化，可大幅減輕反應(yīng)粒子輸送能力受限問題，在脈沖電漿的周期性關(guān)閉區(qū)段，這些中性自由基/離子/反應(yīng)生成物有額外的時間從溝槽內(nèi)移除，或與溝槽側(cè)壁產(chǎn)生個別的反應(yīng)，如此一來，就能形成較佳覆蓋效果的側(cè)向聚合物保護層。
圖1顯示以脈沖電漿改善單位晶胞內(nèi)深度負(fù)載的例子。若以連續(xù)波狀式電漿蝕刻STI結(jié)構(gòu)，因為CD變異量大，導(dǎo)致單位晶胞內(nèi)的深度負(fù)載問題明顯(圖1a)；若使用脈沖電漿，則單位晶胞內(nèi)溝槽深度負(fù)載的現(xiàn)象能大幅減輕，即使是在CD的變異量相同的情況(圖1b)。
圖1 連續(xù)波狀式電漿(a)與脈沖電漿(b)蝕刻STI結(jié)構(gòu)比較
高能量帶電粒子有助提升良率
另一方面，由于帶電蝕刻離子較易受到電漿鞘的電場加速，相較于中性粒子而言，較不受溝槽遮蔽效應(yīng)影響，也因此更具有方向性移動的效益。倘若深溝槽形成的機制主要是由帶電離子(Cl+或Br+)形成，而非中性自由基粒子所主導(dǎo)，則單位晶胞內(nèi)深度負(fù)載的問題會較為輕微。
為實現(xiàn)由帶電離子主導(dǎo)蝕刻的目的，可從提高離子能量或增加離子密度著手，透過提升偏壓功率或降低偏壓頻率達(dá)成，如圖2所示，以電漿模擬模型預(yù)測在固定偏壓功率時，不同偏壓頻率所對應(yīng)的離子能量分布的情形，顯示較低的偏壓頻率可提高帶電離子能量。
圖2 電漿模擬模型圖
事實上，半導(dǎo)體設(shè)備商可以脈沖電漿和較低的偏壓頻率，降低深度負(fù)載效應(yīng)。圖3顯示在2MHz固定偏壓功率的操作條件下，以連續(xù)波狀式電漿或脈沖電漿進行STI蝕刻的溝槽結(jié)構(gòu)。采用高離子能量搭配較低偏壓頻率(2MHz)的作法，可減少單位晶胞內(nèi)的深度負(fù)載效應(yīng)(與圖1的溝槽結(jié)構(gòu)相比)，2MHz偏壓功率的脈沖電漿展現(xiàn)最少的深度負(fù)載效應(yīng)。高離子能量蝕刻不僅有降低深度負(fù)載效應(yīng)的優(yōu)點，也能使溝槽輪廓底部較平緩，有助產(chǎn)生均勻的蝕刻前緣，提升生產(chǎn)良率。 [!--empirenews.page--]
圖3 在2MHz固定偏壓功率的操作條件下，使用連續(xù)波狀式電漿(a)與脈沖電漿(b)蝕刻STI結(jié)構(gòu)比較。
改善晶圓結(jié)構(gòu)及均勻度先進邊緣控制工具組獻計
透過以上三項方針，應(yīng)用材料已有效降低儲存型快閃(NAND Flash)記憶體STI應(yīng)用溝槽的深度負(fù)載效應(yīng)，同時也大幅減少圖形密集區(qū)與分散區(qū)的深度負(fù)載效應(yīng)。如圖4所示的標(biāo)準(zhǔn)型動態(tài)隨機存取記憶體(DRAM)STI圖案，其特點為單位晶胞之間的溝槽開口較小，單位晶胞終端的開口較大，將上述三項制程方針運用到DRAM STI蝕刻后，即獲得相當(dāng)不錯的成果。
圖4 DRAM導(dǎo)入新興STI技術(shù)可顯著改善深度負(fù)載效應(yīng)
不過，除了高深寬比的挑戰(zhàn)外，20奈米以下的STI蝕刻還須面對兩大問題，亦即晶圓邊緣的溝槽結(jié)構(gòu)，和晶圓的均勻度。這兩個問題是由于蝕刻反應(yīng)腔內(nèi)電漿分布本質(zhì)所導(dǎo)致，通常已超出制程的調(diào)整能力，基本的解決方案就是采用創(chuàng)新的硬體設(shè)計，讓蝕刻電漿得以均勻分布。
通常在晶片邊緣會出現(xiàn)三種主要的不連續(xù)情形，包括材料的不連續(xù)性，從矽晶圓變到反應(yīng)腔體的支撐環(huán)；平坦度的不連續(xù)性，從晶圓平面變到支撐環(huán)的框架；以及電場的不連續(xù)性，導(dǎo)因于無線射頻(RF)耦合終止在晶圓邊緣。由于這三種不連續(xù)性影響，晶圓邊緣電漿鞘的量變曲線會出現(xiàn)彎曲，造成離子方向偏離垂直方向(圖5)，對某些制程而言，晶片邊緣的溝槽形狀可能會與離子注入角具備相同的傾斜角度，如圖6a所示。
圖5 晶片邊緣不連續(xù)性將使離子偏離垂直方向
圖6 未使用AEC工具組(a)與使用AEC工具組(b)的晶片邊緣溝槽形狀比較
改善此溝槽形狀的創(chuàng)新方式之一，系采用先進邊緣控制(AEC)工具組。AEC工具組透過陰極電極結(jié)構(gòu)最佳化，舒緩電性的不連續(xù)性，進而延展無線射頻耦合的均勻度到超過晶圓的范圍。如此一來，電漿鞘彎曲的情況可獲得修正，離子注入的方向也回復(fù)到垂直于晶片表面(不再傾斜)，進而使溝槽形狀變得更豎直(圖6b)。
商用主流的電感耦合式電漿蝕刻設(shè)備，其電漿源頭通常采用平面式或螺旋式的線圈架構(gòu)。無論哪種架構(gòu)，電磁場中的中性自由基分布狀況都不是均勻同質(zhì)分布，因此形成的電漿也不均勻，導(dǎo)致整片晶圓表面的蝕刻速率有所不同。而電漿的分布均勻度主要與電漿源和氣體輸送系統(tǒng)相關(guān)，改變電漿源的線圈架構(gòu)及氣體輸送系統(tǒng)可以幫助改善均勻度。
以兩個螺旋線圈實作，兩線圈之間的電流分配比例及相位都可獨立分開控制與調(diào)整(圖7a)，當(dāng)內(nèi)外線圈的電流在相同相位時，可在晶圓表面觀察到蝕刻速率的分布就如同甜甜圈狀一樣(圖7b)。不過，改變電流分配比例僅會些微改善蝕刻均勻度，其效果仍不足以應(yīng)用于量產(chǎn)上，當(dāng)內(nèi)外線圈的電流相位差異達(dá)到180度時，蝕刻速率的分布狀況就會從邊緣較快轉(zhuǎn)變成中心較快(圖7c)，藉由調(diào)整內(nèi)外線圈的電流比例，方可達(dá)到均勻的蝕刻率分布。
圖7 電感耦合式電漿蝕刻設(shè)備改變電流比例后的蝕刻速率差異。
外力影響加劇STI圖案崩毀問題浮現(xiàn)
當(dāng)STI線寬微縮且深寬比增加后，圖案崩毀的問題將愈發(fā)嚴(yán)重。STI線條輪廓可能因外力因素而彎曲，彎曲程度與外界作用力的大小及線條的硬度相關(guān)，外界作用力可能來自于電荷影響、機械移動，或濕式清洗時的毛細(xì)作用導(dǎo)致，將使圖案崩毀的問題變得復(fù)雜，且個別問題也都不盡相同。
假若靜電力是主要原因，電漿蝕刻制程就須調(diào)整以避免電荷累積，若是機械沖擊，就須調(diào)整晶圓傳送的過程；而肇因于濕式清洗過程則須使用其他的清洗方式取代(例如干式清洗)?？偠灾?，外界作用力的因素必須予以消除以減輕影響。
從線條硬度的觀點來看，線條的形狀也是避免線條相連的重要條件之一。如Senturia(參考資料17)所發(fā)表的論文中，顯示線條的硬度與材料特性及圖案形態(tài)有所關(guān)連，可以公式1表示：
kαE．AR-3..........(1)
其中k為線條硬度，E為楊氏系數(shù)，AR是線條的深寬比。矽材料的楊氏系數(shù)較高，所以比微影光阻更不易發(fā)生圖案崩毀。在進入20奈米之前，圖案崩毀對STI蝕刻并非嚴(yán)重問題，然而，如公式1所示，線條的硬度與線條深寬比的三次方成反比；當(dāng)深寬比增加時，即使外界作用力程度相同，矽線條發(fā)生崩毀以至于與相鄰線條碰觸的機率也隨之上升。
此外，任何的輪廓的形狀缺陷，例如局部成弓狀結(jié)構(gòu)，也會顯著降低線條的硬度。假如元件設(shè)計及制程整合能力允許的情況下，則建議將線條形狀改為錐形，以避免電晶體尺寸微縮時導(dǎo)致圖案崩毀。
無庸置疑，STI蝕刻是實現(xiàn)20奈米以下制程的關(guān)鍵。本文探討四種主要挑戰(zhàn)，其中單位晶胞內(nèi)的深度負(fù)載的問題可藉由新STI技術(shù)改善，主要設(shè)備商已提供三種方法。另外，業(yè)界也提出結(jié)合創(chuàng)新硬體設(shè)備與制程最佳化的方案，讓晶圓表面具有均勻的蝕刻速率，并解決邊緣溝槽結(jié)構(gòu)異常的問題。
(本文作者包含Hui Zhoua/Xiaosong Ji/Sunil Srinivasan/Jim He/Xuefeng Hua/Ankur Agarwal/Shahid Rauf/Valentin N. Todorow/Jinhan Choi/Anisul Khan，皆任職于應(yīng)用材料)
下載文檔
