愛發(fā)科開發(fā)鎳及鈷的CVD裝置，面向3D-NAND及Cu布線襯底用途

時(shí)間：2011-12-05 05:35:00

關(guān)鍵字： NAND 布線 NI 半導(dǎo)體廠商

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]愛發(fā)科開發(fā)出了可使鎳（Ni）及鈷（Co）成膜的CVD裝置“ENTRON-EX2 W300 CVD-Ni/CVD-Co”。設(shè)想應(yīng)用于三維（3D）構(gòu)造的NAND閃存單元及20nm以后的金屬布線和Fin FET等領(lǐng)域。在“Semicon Japan 2011”（2011年1

愛發(fā)科開發(fā)出了可使鎳（Ni）及鈷（Co）成膜的CVD裝置“ENTRON-EX2 W300 CVD-Ni/CVD-Co”。設(shè)想應(yīng)用于三維（3D）構(gòu)造的NAND閃存單元及20nm以后的金屬布線和Fin FET等領(lǐng)域。在“Semicon Japan 2011”（2011年12月7～9日，幕張MESEE國際會展中心）上將展出，2012年4月開始銷售。首先計(jì)劃面向開發(fā)用途向半導(dǎo)體廠商提供數(shù)臺，然后結(jié)合各公司的工藝提高裝置性能，力爭2013年以后供貨量產(chǎn)裝置。

為了適應(yīng)今后的微細(xì)化及高集成化趨勢，NAND單元開始向3D構(gòu)造化方面發(fā)展，DRAM單元開始向MIM（Metal Insulator Metel）構(gòu)造的高深寬比化方向發(fā)展，邏輯晶體管開始向?qū)隖in FET及三柵極等的方向發(fā)展。如果換成高深寬比的3D構(gòu)造，使用原來的濺射裝置在晶體管的源極及漏極等形成Ni硅化物時(shí)就會變得愈發(fā)困難。在這種情況下，為了能夠利用被覆性高的CVD裝置使Ni及Co成膜，愛發(fā)科開發(fā)了此次的裝置。另外，在Cu布線方面，為了在今后的微細(xì)化趨勢下確?？煽啃裕摴具€在研究將該裝置應(yīng)用于釕（Ru）及Co襯底。其中，在Ru方面，由于其是昂貴材料，因此愛發(fā)科向半導(dǎo)體廠商提出了使用此次裝置，對微細(xì)、高深寬比的Cu布線層形成Co襯底的工藝方案。

此次的裝置在已被半導(dǎo)體廠商用于量產(chǎn)300mm晶圓的成膜裝置平臺“ENTRON-EX2 W300”基礎(chǔ)上，連接新開發(fā)的CVD腔室而成。新開發(fā)的CVD腔室的目前性能如下。在CVD中最令人擔(dān)心的膜中雜質(zhì)方面，對氧（O）、碳（C）、氮（N）等評測后表明均在1％以下。設(shè)想Ni硅化物時(shí)，對50nm寬、深寬比為100的溝道的臺階覆蓋性為100％，對平坦面成膜后的截面觀察結(jié)果及硅化物化后的電阻評測結(jié)果顯示，可實(shí)現(xiàn)最薄5nm的薄膜，膜厚均一性在10nm成膜時(shí)為±3％以下，粒子按0.09μm以上算不到15個。而設(shè)想Co襯底時(shí)，對直徑為70nm、深寬比為10的空穴的臺階覆蓋性為100％，這時(shí)的薄膜電阻值為60Ω/□，電阻值為42Ω·cm，從電阻評測結(jié)果來看可實(shí)現(xiàn)最薄10nm的薄膜。原料氣體為有機(jī)類，通過優(yōu)化氣體供給系統(tǒng)及腔室內(nèi)的氣流方式實(shí)現(xiàn)了此次的技術(shù)。

整個裝置的處理能力在Ni硅化物用途時(shí)為80塊/小時(shí)（單平臺上配備3個Ni-CVD腔室、2個退火腔室時(shí)）或40塊/小時(shí)（單平臺上配備3個預(yù)清洗腔室、2個Ni-CVD腔室及1個退火腔室時(shí)）。面向包含Co襯底的Cu布線用途時(shí)為45塊/小時(shí)（串聯(lián)平臺上配備1個預(yù)清洗腔室、1個脫氣腔室、1個TaN濺射腔室、2個Co-CVD腔室、1個冷卻腔室及1個Cu濺射腔室時(shí)）。價(jià)格為3億～6億日元。另外還可配備處理過程監(jiān)控系統(tǒng)（EDPMS）、非接觸式輻射溫度監(jiān)控系統(tǒng)，以及殘留氣體分析監(jiān)控系統(tǒng)等。（記者：長廣恭明，Tech-On！）