英特爾發(fā)表多柵極型產(chǎn)品，在III-V族溝道FET一馬當(dāng)先

時(shí)間：2010-12-09 06:14:00

關(guān)鍵字： FET 柵極英特爾半導(dǎo)體

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]美國(guó)英特爾和美國(guó)IQE共同開(kāi)發(fā)出了多柵極構(gòu)造的III-V族半導(dǎo)體溝道FET（演講編號(hào)：6.1）。提高了溝道控制性，與平面構(gòu)造的III-V族半導(dǎo)體溝道FET相比，S因子及DIBL（Drain Induced Barrier Lowering，漏極感應(yīng)勢(shì)壘降低）

美國(guó)英特爾和美國(guó)IQE共同開(kāi)發(fā)出了多柵極構(gòu)造的III-V族半導(dǎo)體溝道FET（演講編號(hào)：6.1）。提高了溝道控制性，與平面構(gòu)造的III-V族半導(dǎo)體溝道FET相比，S因子及DIBL（Drain Induced Barrier Lowering，漏極感應(yīng)勢(shì)壘降低）等特性得到改善。這是英特爾設(shè)想在預(yù)計(jì)采用多柵極構(gòu)造的15～11nm以后的CMOS中導(dǎo)入III-V族半導(dǎo)體溝道所取得的成果。

兩公司共同開(kāi)發(fā)的FET采用以構(gòu)成能量勢(shì)壘的InAlAs層和InP層將n型InGaAs溝道層的上下面夾在中間的量子阱構(gòu)造。該構(gòu)造可將電子封閉在薄的InGaAs溝道層中，因此容易提高基于柵電極的溝道控制性能。通過(guò)在此基礎(chǔ)上組合使用多柵極構(gòu)造，可抑制在原來(lái)的III-V族半導(dǎo)體溝道FET中容易成為問(wèn)題的短溝道效應(yīng)。柵極長(zhǎng)度最小為70nm，采用高介電率（high-k）柵極絕緣膜，并將等價(jià)氧化膜厚減薄到了2.05nm。柵極長(zhǎng)度為70nm的元件，其DIBL約為100mV/V，S因子約為120mV/dec，均比平面構(gòu)造的InGaAs溝道FET出色。

英特爾從2008年前后開(kāi)始大量發(fā)表邏輯LSI用III-V族半導(dǎo)體溝道FET的開(kāi)發(fā)成果。目前在III-V族半導(dǎo)體溝道FET的開(kāi)發(fā)上，“英特爾為業(yè)內(nèi)一枝獨(dú)秀”（東京大學(xué)教授高木信一）。英特爾迄今已在FET技術(shù)方面逐一攻克了Si基板應(yīng)用、high-k絕緣膜的導(dǎo)入以及短溝道化等課題。此次通過(guò)導(dǎo)入多柵極構(gòu)造，朝著在微細(xì)CMOS工藝中的應(yīng)用又邁進(jìn)了一步。（記者：大下淳一）

此次開(kāi)發(fā)的III-V族半導(dǎo)體溝道FET （點(diǎn)擊放大）

此次開(kāi)發(fā)的FET的構(gòu)造（點(diǎn)擊放大）

S因子特性（點(diǎn)擊放大）