臺(tái)積電40nm工藝制造的“MIPS3274Kf”工作頻率達(dá)2.4GHz

時(shí)間：2010-09-29 07:08:00

關(guān)鍵字：臺(tái)積電 MIPS32 4GHZ 處理器

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]美國(guó)無(wú)廠ASIC廠商Open-Silicon、美國(guó)美普思科技（MIPS Technologies）及Memory Generator等IP內(nèi)核供應(yīng)商美國(guó)Dolphin Technology三公司宣布，其共同設(shè)計(jì)的高速ASIC處理器已經(jīng)送廠生產(chǎn)（Tape-Out）。采用臺(tái)灣臺(tái)積電（T

美國(guó)無(wú)廠ASIC廠商Open-Silicon、美國(guó)美普思科技（MIPS Technologies）及Memory Generator等IP內(nèi)核供應(yīng)商美國(guó)Dolphin Technology三公司宣布，其共同設(shè)計(jì)的高速ASIC處理器已經(jīng)送廠生產(chǎn)（Tape-Out）。采用臺(tái)灣臺(tái)積電（TSMC）的40nm工藝封裝時(shí)，在最普通的配置條件下能以超過2.4GHz的頻率工作。

2009年，Open-Silicon與MIPS已經(jīng)開發(fā)出采用TSMC的65nm工藝、以1.1GHz頻率工作的測(cè)試芯片，此次2.4GHz頻率的處理器是繼該測(cè)試芯片之后的成果。ASIC處理器以具備浮點(diǎn)運(yùn)算單元（FPU）的MIPS3274Kf內(nèi)核為核心。安裝了DSP擴(kuò)展指令，擁有32KB的L1緩存、32KB的L1數(shù)據(jù)緩存以及8KB的片上內(nèi)存緩沖器“PDtrace”。

此次處理器的RTL設(shè)計(jì)與上述的65nm芯片相同，均由MIPS擔(dān)任。采用該RTL設(shè)計(jì)數(shù)據(jù)的執(zhí)行設(shè)計(jì)，由Open-Silicon使用Dolphin的內(nèi)存IP進(jìn)行。為發(fā)揮出性能，MIPS采用了該公司的高效能內(nèi)核設(shè)計(jì)技術(shù)“CoreMAX”。

具體說來(lái)，例如針對(duì)此次設(shè)計(jì)，Open-Silicon新開發(fā)出了低閾值電壓159個(gè)、普通閾值電壓及高閾值電壓各147個(gè)微單元。使用這些微單元，優(yōu)化了MIPS3274K內(nèi)核與FPU之間的關(guān)鍵路徑（Critical Path）的設(shè)計(jì)。并且還應(yīng)用了在處理器設(shè)計(jì)上積累的平面規(guī)劃（Floorplanning）、頻率樹（Clock Tree）合成以及頻率驅(qū)動(dòng)布局優(yōu)化等技術(shù)。物理設(shè)計(jì)則采用了美國(guó)Cadence Design Systems公司的EDA布局工具。（記者：小島郁太郎）