英特爾工藝開發(fā)負(fù)責(zé)人談15nm工藝以后的CMOS技術(shù)
[導(dǎo)讀]LSI的基本元件CMOS晶體管長(zhǎng)期以來一直被指存在微細(xì)化極限，但目前來看似乎還遠(yuǎn)未走到終點(diǎn)。全球最大代工廠商臺(tái)積電（TSMC）于今年夏季動(dòng)工建設(shè)的新工廠打算支持直至7nm工藝的量產(chǎn)。臺(tái)積電是半導(dǎo)體行業(yè)中唯一一家具體
LSI的基本元件CMOS晶體管長(zhǎng)期以來一直被指存在微細(xì)化極限，但目前來看似乎還遠(yuǎn)未走到終點(diǎn)。全球最大代工廠商臺(tái)積電（TSMC）于今年夏季動(dòng)工建設(shè)的新工廠打算支持直至7nm工藝的量產(chǎn)。臺(tái)積電是半導(dǎo)體行業(yè)中唯一一家具體公布20nm工藝量產(chǎn)時(shí)間的企業(yè)（預(yù)定2012年下半年量產(chǎn)），在微細(xì)化競(jìng)爭(zhēng)中實(shí)力不斷提高。不過，在微細(xì)化競(jìng)爭(zhēng)中固守著頭把交椅的依然是英特爾。從英特爾以2年為間隔推進(jìn)CMOS技術(shù)工藝的發(fā)展藍(lán)圖來看，預(yù)計(jì)該公司將從2011年下半年開始22nm工藝的量產(chǎn)。
就CMOS技術(shù)的觀點(diǎn)而言，22～20nm工藝對(duì)各公司來說均是32～28nm工藝的延伸技術(shù)，也就是說很可能會(huì)通過使用高介電率（high-k）柵極絕緣膜/金屬柵極的平面（Plane）CMOS來實(shí)現(xiàn)。那么，15nm工藝以后的CMOS技術(shù)又將如何發(fā)展？本站記者就此采訪了在英特爾負(fù)責(zé)開發(fā)最尖端CMOS工藝技術(shù)的Kelin J. Kuhn（英特爾院士暨波特蘭技術(shù)部門先進(jìn)器件技術(shù)總監(jiān)）。Kelin J. Kuhn先后主導(dǎo)開發(fā)了90nm、45nm、22nm及15nm工藝，目前負(fù)責(zé)的最尖端工藝為11nm工藝。（采訪人：大下 淳一）
——首先請(qǐng)您談?wù)劷窈蟮募夹g(shù)展望。CMOS的微細(xì)化何時(shí)會(huì)走到終點(diǎn)？
微細(xì)化進(jìn)程估計(jì)還將持續(xù)很長(zhǎng)一段時(shí)間。不會(huì)在今后2年、3年或5年的短時(shí)間內(nèi)就結(jié)束。以前人們指出微細(xì)化極限往往依據(jù)的是某項(xiàng)特定的技術(shù)課題。比如，“與光的波長(zhǎng)相比線寬較細(xì)的圖案無法曝光”、“柵極絕緣膜的厚度存在物理極限”等等。而對(duì)于這些課題，半導(dǎo)體業(yè)界總能隨著公認(rèn)為限極工藝的接近，找到很好的解決辦法。光刻的話可以舉出的是OPC（光學(xué)接近效果校正）及RET（超解像技術(shù)），柵極絕緣膜的話可以舉出的是high-k技術(shù)。我自已也曾經(jīng)向現(xiàn)在已引退的上司說過，“CMOS的微細(xì)化也許會(huì)在您任職期間走到終點(diǎn)”。當(dāng)時(shí)說的時(shí)候看起來還挺有道理，但結(jié)果并非如此。
我認(rèn)為微細(xì)化不會(huì)終結(jié)的原因還在于世人所追求的LSI技術(shù)在隨著時(shí)間不斷變化。有一例子很能說明問題。這就是近來對(duì)英特爾越來越重要的、供消費(fèi)類數(shù)字產(chǎn)品及手機(jī)等使用的LSI。在該領(lǐng)域的LSI中，除了作為內(nèi)核的邏輯部分之外的區(qū)域在芯片上占有很大的面積。這一區(qū)域就是模擬、RF及輸入輸出等部分。隨著消費(fèi)類數(shù)字產(chǎn)品及手機(jī)的進(jìn)步，這些部分所占有的面積在不斷擴(kuò)大。而且，這一周邊區(qū)域與作為內(nèi)核的邏輯部分相比，微細(xì)化工藝要落后數(shù)代。如果跟隨邏輯部分推進(jìn)該區(qū)域的微細(xì)化，便可在LSI上配備更多的功能。也就是說，不僅是作為內(nèi)核的邏輯部分，從整個(gè)芯片來看，還有進(jìn)行微細(xì)化的余地。今后我們找到新應(yīng)用的話，符合這一應(yīng)用的芯片又會(huì)與現(xiàn)在的芯片不同。這種變化將不斷產(chǎn)生芯片水平上的微細(xì)化余地。
——新應(yīng)用的亮相是否也會(huì)給工藝開發(fā)的方向帶來變化？
應(yīng)用的變化將帶來巨大影響。最好的例子就是供消費(fèi)類產(chǎn)品使用的處理器“Atom”。我們直到65nm工藝都在采用“Tick&Tock”模式來推進(jìn)微處理器的進(jìn)步。這是一種使工藝技術(shù)與微架構(gòu)交替變化的開發(fā)方法。我們的處理器直到數(shù)年前基本都是面向個(gè)人電腦（PC）的產(chǎn)品，因此沒有必要去改變“Tick&Tock”模式。不過，隨著45nm工藝的到來，我們的方向轉(zhuǎn)向了消費(fèi)類產(chǎn)品使用的處理器，這一模式因此發(fā)生了變化。具體來說，就是量產(chǎn)了芯片面積比PC用處理器更小的Atom。Atom是由公司內(nèi)部很少人組成的設(shè)計(jì)小組開發(fā)的。雖然開發(fā)之初公司里也存在“這芯片也太小了吧”的擔(dān)憂，但現(xiàn)在Atom已成為我公司的主流技術(shù)之一。這樣，面向PC的“Tick&Tock”又加入了Atom，可以說，以后“Tick&Tock&Atom”就是我們推進(jìn)處理器進(jìn)步的模式。今后，如果瞄準(zhǔn)的應(yīng)用再有大的變化，這一模式還需要加以修正。
——請(qǐng)您展望一下15nm工藝以后的晶體管技術(shù)。
應(yīng)該說，直到22nm工藝，平面CMOS的微細(xì)化都很順利，而到了15～11nm工藝，將會(huì)迎來巨大轉(zhuǎn)折。這時(shí)的選擇大體分為兩項(xiàng)。即Fin FET或全耗盡型SOI晶體管。估計(jì)英特爾將采用其中的Fin FET。因?yàn)榕c全耗盡型SOI晶體管相比，F(xiàn)in FET存在多項(xiàng)優(yōu)勢(shì)。首先，F(xiàn)in FET采用多柵極構(gòu)造，因此與全耗盡型SOI晶體管相比，實(shí)際溝道寬度可達(dá)到2倍。全耗盡型SOI晶體管為7nm的話，F(xiàn)in FET就是14nm。這一不同絕對(duì)很大。其次，全耗盡型SOI晶體管由于襯底（溝道）部的Si膜厚度只有5nm左右，因此可能會(huì)在多點(diǎn)上發(fā)生性能變差的情況。一是容易受到聲子散射的影響。二是容易生產(chǎn)閾值電壓不均現(xiàn)象。除了Si膜厚度稍有不均就會(huì)導(dǎo)致閾值電壓不均之外，量子效應(yīng)引起的電荷分布變化也可能會(huì)使閾值電壓不均。鑒于這些問題，除了迄今一直在致力于基于體硅的平面CMOS，并計(jì)劃今后繼續(xù)長(zhǎng)期推進(jìn)微細(xì)化的半導(dǎo)體廠商、即我們之外，估計(jì)韓國(guó)三星電子及臺(tái)積電等也將采用Fin FET，而非全耗盡型SOI晶體管。估計(jì)各公司在通過Fin FET支持?jǐn)?shù)代工藝之后，將向納米線FET過渡。
——英特爾將在15nm工藝時(shí)還是在11nm工藝時(shí)向Fin FET過渡？
首先，可以提到的普遍觀點(diǎn)有兩個(gè)。第一，眾多半導(dǎo)體廠商很可能會(huì)在15nm工藝時(shí)導(dǎo)入Fin FET。第二，將平面CMOS的生命延續(xù)至11nm工藝，這對(duì)于任何一家半導(dǎo)體廠商來說恐怕都是不可能的。雖然英特爾并未明確表示何時(shí)會(huì)向Fin FET過渡，但“盡量延續(xù)現(xiàn)有技術(shù)的生命”是我公司的傳統(tǒng)。比如，很多半導(dǎo)體廠商都在45nm工藝時(shí)導(dǎo)入了液浸曝光技術(shù)，而我們卻在該工藝上實(shí)現(xiàn)了干式曝光的突破。這樣，便大幅降低了成本。不過，要使平面CMOS的生命延續(xù)至15nm，決非是件容易的事。尤其是抑制短溝道效應(yīng)時(shí)，需要導(dǎo)入非常先進(jìn)的溝道控制技術(shù)，這樣就可能會(huì)導(dǎo)到成本增加。
——Fin FET的實(shí)用化都面臨哪些課題？
器件構(gòu)造的立體化給制造技術(shù)帶來了諸多困難。因?yàn)榘雽?dǎo)體制造技術(shù)的歷史，同時(shí)也是盡量使器件構(gòu)造平坦化的技術(shù)的歷史。蝕刻加工，以及high-k/金屬柵極的形成工藝等的難度均在增加。不過，與發(fā)掘新的器件物理這樣的困難相比，這些困難的性質(zhì)有所不同。尤其是最近，對(duì)于我以前一直擔(dān)心的Fin FET的技術(shù)課題，臺(tái)積電已經(jīng)找到了解決方法。該公司開發(fā)出了向Fin FET的溝道施加強(qiáng)應(yīng)變的技術(shù)?？梢哉f這使Fin FET向?qū)崿F(xiàn)量產(chǎn)邁近了一大步。
——基于Ge及III-V族化合物的高遷移率溝道技術(shù)也備受期待。這是一項(xiàng)在pMOS中使用空穴遷移率高的Ge，在nMOS中使用電子遷移率高的III-V族化合物的創(chuàng)意。對(duì)于這些技術(shù)，您有何看法？[!--empirenews.page--]
對(duì)Ge溝道和III-V族溝道進(jìn)行比較的話，目前來說Ge溝道率先實(shí)用化的可能性較高。不過，Ge溝道的量產(chǎn)化估計(jì)要等到最初導(dǎo)入Fin FET的工藝以后才能實(shí)現(xiàn)。而III-V族溝道的量產(chǎn)化估計(jì)要比Fin FET及Ge溝道至少晚一代工藝，甚至數(shù)代工藝。
Ge溝道大存存在三個(gè)問題。第一是柵極絕緣膜的品質(zhì)。憑借以Si覆蓋層及高品質(zhì)GeO2為界面層的high-k膜技術(shù)，近年來柵極絕緣膜的品質(zhì)得到大幅改善。但即便如此，與量產(chǎn)工藝所要求的品質(zhì)相比，仍存在很大的距離。第二是Ge的帶隙較小，因此容易發(fā)生與能帶間穿遂現(xiàn)象相關(guān)的問題，存在只能在0.7V以下的低電壓區(qū)域工作的擔(dān)憂。除此之外，只在pMOS中導(dǎo)入Ge溝道的、低成本工藝的開發(fā)也是一大課題。這也是Ge溝道的導(dǎo)入估計(jì)要比Fin FET等非平面CMOS的量產(chǎn)化晚的原因。
III-V族溝道存在的課題非常多。除了在Ge溝道中同樣視為問題的柵極絕緣膜及帶隙課題之外，III-V族溝道恐怕還只能用于nMOS，因此與Si之間的工藝整合成為重大課題。另外，作為III-V族溝道固有的問題，在利用MOCVD法進(jìn)行成膜時(shí)，目前還不得不使用環(huán)境負(fù)荷大的材料。在重視環(huán)境親和性的當(dāng)今潮流下，這是一個(gè)大問題。要想確立以環(huán)境負(fù)荷小的方法來制造III-V族溝道的技術(shù)，估計(jì)還要等上很長(zhǎng)一段時(shí)間。這些都是III-V族溝道的實(shí)用化估計(jì)要比Fin FET及Ge溝道晚的原因。
——對(duì)于攻克基于微細(xì)工藝的LSI所存在的、閾值電壓等特性不均的重大課題，您有何展望？
雜質(zhì)不均等特性不均的確是一大難題。今后，隨著微細(xì)化進(jìn)一步推進(jìn)，除了SRAM部分之外，在邏輯等部分也可能會(huì)出現(xiàn)特性不均問題。不過，問題還是有望得到解決的。這里最重要的也許就是電路設(shè)計(jì)與工藝之間的協(xié)調(diào)。在SRAM方面，這一點(diǎn)已通過導(dǎo)入冗余電路及輔助電路得以實(shí)現(xiàn)。繼續(xù)加強(qiáng)兩者間的協(xié)調(diào)是今后的關(guān)鍵。
——最后請(qǐng)您談?wù)凾SV（Si貫通孔）這樣的，對(duì)半導(dǎo)體芯片進(jìn)行三維層疊的技術(shù)的定位。
對(duì)難以整合到Si芯片中的功能，目前最好的方法是進(jìn)行三維層疊。比如基于III-V族半導(dǎo)體的功率放大器電路。作為以低成本集成該電路的方法，與集成到Si芯片上相比，對(duì)芯片及晶圓之間進(jìn)行集成的方法目前在成本等方面更為有利。今后，三維技術(shù)將以三大軸心向前發(fā)展。首先是TSV。在TSV方面，英特爾也在長(zhǎng)年進(jìn)行相關(guān)開發(fā)。其次是晶圓之間的粘合。另外還有在晶體管工序中導(dǎo)入多個(gè)層疊構(gòu)造的方法。今后，這些三維化技術(shù)將支撐著LSI隨著微細(xì)化的推進(jìn)取得進(jìn)步。
就CMOS技術(shù)的觀點(diǎn)而言，22～20nm工藝對(duì)各公司來說均是32～28nm工藝的延伸技術(shù)，也就是說很可能會(huì)通過使用高介電率（high-k）柵極絕緣膜/金屬柵極的平面（Plane）CMOS來實(shí)現(xiàn)。那么，15nm工藝以后的CMOS技術(shù)又將如何發(fā)展？本站記者就此采訪了在英特爾負(fù)責(zé)開發(fā)最尖端CMOS工藝技術(shù)的Kelin J. Kuhn（英特爾院士暨波特蘭技術(shù)部門先進(jìn)器件技術(shù)總監(jiān)）。Kelin J. Kuhn先后主導(dǎo)開發(fā)了90nm、45nm、22nm及15nm工藝，目前負(fù)責(zé)的最尖端工藝為11nm工藝。（采訪人：大下 淳一）
——首先請(qǐng)您談?wù)劷窈蟮募夹g(shù)展望。CMOS的微細(xì)化何時(shí)會(huì)走到終點(diǎn)？
微細(xì)化進(jìn)程估計(jì)還將持續(xù)很長(zhǎng)一段時(shí)間。不會(huì)在今后2年、3年或5年的短時(shí)間內(nèi)就結(jié)束。以前人們指出微細(xì)化極限往往依據(jù)的是某項(xiàng)特定的技術(shù)課題。比如，“與光的波長(zhǎng)相比線寬較細(xì)的圖案無法曝光”、“柵極絕緣膜的厚度存在物理極限”等等。而對(duì)于這些課題，半導(dǎo)體業(yè)界總能隨著公認(rèn)為限極工藝的接近，找到很好的解決辦法。光刻的話可以舉出的是OPC（光學(xué)接近效果校正）及RET（超解像技術(shù)），柵極絕緣膜的話可以舉出的是high-k技術(shù)。我自已也曾經(jīng)向現(xiàn)在已引退的上司說過，“CMOS的微細(xì)化也許會(huì)在您任職期間走到終點(diǎn)”。當(dāng)時(shí)說的時(shí)候看起來還挺有道理，但結(jié)果并非如此。
我認(rèn)為微細(xì)化不會(huì)終結(jié)的原因還在于世人所追求的LSI技術(shù)在隨著時(shí)間不斷變化。有一例子很能說明問題。這就是近來對(duì)英特爾越來越重要的、供消費(fèi)類數(shù)字產(chǎn)品及手機(jī)等使用的LSI。在該領(lǐng)域的LSI中，除了作為內(nèi)核的邏輯部分之外的區(qū)域在芯片上占有很大的面積。這一區(qū)域就是模擬、RF及輸入輸出等部分。隨著消費(fèi)類數(shù)字產(chǎn)品及手機(jī)的進(jìn)步，這些部分所占有的面積在不斷擴(kuò)大。而且，這一周邊區(qū)域與作為內(nèi)核的邏輯部分相比，微細(xì)化工藝要落后數(shù)代。如果跟隨邏輯部分推進(jìn)該區(qū)域的微細(xì)化，便可在LSI上配備更多的功能。也就是說，不僅是作為內(nèi)核的邏輯部分，從整個(gè)芯片來看，還有進(jìn)行微細(xì)化的余地。今后我們找到新應(yīng)用的話，符合這一應(yīng)用的芯片又會(huì)與現(xiàn)在的芯片不同。這種變化將不斷產(chǎn)生芯片水平上的微細(xì)化余地。
——新應(yīng)用的亮相是否也會(huì)給工藝開發(fā)的方向帶來變化？
應(yīng)用的變化將帶來巨大影響。最好的例子就是供消費(fèi)類產(chǎn)品使用的處理器“Atom”。我們直到65nm工藝都在采用“Tick&Tock”模式來推進(jìn)微處理器的進(jìn)步。這是一種使工藝技術(shù)與微架構(gòu)交替變化的開發(fā)方法。我們的處理器直到數(shù)年前基本都是面向個(gè)人電腦（PC）的產(chǎn)品，因此沒有必要去改變“Tick&Tock”模式。不過，隨著45nm工藝的到來，我們的方向轉(zhuǎn)向了消費(fèi)類產(chǎn)品使用的處理器，這一模式因此發(fā)生了變化。具體來說，就是量產(chǎn)了芯片面積比PC用處理器更小的Atom。Atom是由公司內(nèi)部很少人組成的設(shè)計(jì)小組開發(fā)的。雖然開發(fā)之初公司里也存在“這芯片也太小了吧”的擔(dān)憂，但現(xiàn)在Atom已成為我公司的主流技術(shù)之一。這樣，面向PC的“Tick&Tock”又加入了Atom，可以說，以后“Tick&Tock&Atom”就是我們推進(jìn)處理器進(jìn)步的模式。今后，如果瞄準(zhǔn)的應(yīng)用再有大的變化，這一模式還需要加以修正。
——請(qǐng)您展望一下15nm工藝以后的晶體管技術(shù)。
應(yīng)該說，直到22nm工藝，平面CMOS的微細(xì)化都很順利，而到了15～11nm工藝，將會(huì)迎來巨大轉(zhuǎn)折。這時(shí)的選擇大體分為兩項(xiàng)。即Fin FET或全耗盡型SOI晶體管。估計(jì)英特爾將采用其中的Fin FET。因?yàn)榕c全耗盡型SOI晶體管相比，F(xiàn)in FET存在多項(xiàng)優(yōu)勢(shì)。首先，F(xiàn)in FET采用多柵極構(gòu)造，因此與全耗盡型SOI晶體管相比，實(shí)際溝道寬度可達(dá)到2倍。全耗盡型SOI晶體管為7nm的話，F(xiàn)in FET就是14nm。這一不同絕對(duì)很大。其次，全耗盡型SOI晶體管由于襯底（溝道）部的Si膜厚度只有5nm左右，因此可能會(huì)在多點(diǎn)上發(fā)生性能變差的情況。一是容易受到聲子散射的影響。二是容易生產(chǎn)閾值電壓不均現(xiàn)象。除了Si膜厚度稍有不均就會(huì)導(dǎo)致閾值電壓不均之外，量子效應(yīng)引起的電荷分布變化也可能會(huì)使閾值電壓不均。鑒于這些問題，除了迄今一直在致力于基于體硅的平面CMOS，并計(jì)劃今后繼續(xù)長(zhǎng)期推進(jìn)微細(xì)化的半導(dǎo)體廠商、即我們之外，估計(jì)韓國(guó)三星電子及臺(tái)積電等也將采用Fin FET，而非全耗盡型SOI晶體管。估計(jì)各公司在通過Fin FET支持?jǐn)?shù)代工藝之后，將向納米線FET過渡。
——英特爾將在15nm工藝時(shí)還是在11nm工藝時(shí)向Fin FET過渡？
首先，可以提到的普遍觀點(diǎn)有兩個(gè)。第一，眾多半導(dǎo)體廠商很可能會(huì)在15nm工藝時(shí)導(dǎo)入Fin FET。第二，將平面CMOS的生命延續(xù)至11nm工藝，這對(duì)于任何一家半導(dǎo)體廠商來說恐怕都是不可能的。雖然英特爾并未明確表示何時(shí)會(huì)向Fin FET過渡，但“盡量延續(xù)現(xiàn)有技術(shù)的生命”是我公司的傳統(tǒng)。比如，很多半導(dǎo)體廠商都在45nm工藝時(shí)導(dǎo)入了液浸曝光技術(shù)，而我們卻在該工藝上實(shí)現(xiàn)了干式曝光的突破。這樣，便大幅降低了成本。不過，要使平面CMOS的生命延續(xù)至15nm，決非是件容易的事。尤其是抑制短溝道效應(yīng)時(shí)，需要導(dǎo)入非常先進(jìn)的溝道控制技術(shù)，這樣就可能會(huì)導(dǎo)到成本增加。
——Fin FET的實(shí)用化都面臨哪些課題？
器件構(gòu)造的立體化給制造技術(shù)帶來了諸多困難。因?yàn)榘雽?dǎo)體制造技術(shù)的歷史，同時(shí)也是盡量使器件構(gòu)造平坦化的技術(shù)的歷史。蝕刻加工，以及high-k/金屬柵極的形成工藝等的難度均在增加。不過，與發(fā)掘新的器件物理這樣的困難相比，這些困難的性質(zhì)有所不同。尤其是最近，對(duì)于我以前一直擔(dān)心的Fin FET的技術(shù)課題，臺(tái)積電已經(jīng)找到了解決方法。該公司開發(fā)出了向Fin FET的溝道施加強(qiáng)應(yīng)變的技術(shù)?？梢哉f這使Fin FET向?qū)崿F(xiàn)量產(chǎn)邁近了一大步。
——基于Ge及III-V族化合物的高遷移率溝道技術(shù)也備受期待。這是一項(xiàng)在pMOS中使用空穴遷移率高的Ge，在nMOS中使用電子遷移率高的III-V族化合物的創(chuàng)意。對(duì)于這些技術(shù)，您有何看法？[!--empirenews.page--]
對(duì)Ge溝道和III-V族溝道進(jìn)行比較的話，目前來說Ge溝道率先實(shí)用化的可能性較高。不過，Ge溝道的量產(chǎn)化估計(jì)要等到最初導(dǎo)入Fin FET的工藝以后才能實(shí)現(xiàn)。而III-V族溝道的量產(chǎn)化估計(jì)要比Fin FET及Ge溝道至少晚一代工藝，甚至數(shù)代工藝。
Ge溝道大存存在三個(gè)問題。第一是柵極絕緣膜的品質(zhì)。憑借以Si覆蓋層及高品質(zhì)GeO2為界面層的high-k膜技術(shù)，近年來柵極絕緣膜的品質(zhì)得到大幅改善。但即便如此，與量產(chǎn)工藝所要求的品質(zhì)相比，仍存在很大的距離。第二是Ge的帶隙較小，因此容易發(fā)生與能帶間穿遂現(xiàn)象相關(guān)的問題，存在只能在0.7V以下的低電壓區(qū)域工作的擔(dān)憂。除此之外，只在pMOS中導(dǎo)入Ge溝道的、低成本工藝的開發(fā)也是一大課題。這也是Ge溝道的導(dǎo)入估計(jì)要比Fin FET等非平面CMOS的量產(chǎn)化晚的原因。
III-V族溝道存在的課題非常多。除了在Ge溝道中同樣視為問題的柵極絕緣膜及帶隙課題之外，III-V族溝道恐怕還只能用于nMOS，因此與Si之間的工藝整合成為重大課題。另外，作為III-V族溝道固有的問題，在利用MOCVD法進(jìn)行成膜時(shí)，目前還不得不使用環(huán)境負(fù)荷大的材料。在重視環(huán)境親和性的當(dāng)今潮流下，這是一個(gè)大問題。要想確立以環(huán)境負(fù)荷小的方法來制造III-V族溝道的技術(shù)，估計(jì)還要等上很長(zhǎng)一段時(shí)間。這些都是III-V族溝道的實(shí)用化估計(jì)要比Fin FET及Ge溝道晚的原因。
——對(duì)于攻克基于微細(xì)工藝的LSI所存在的、閾值電壓等特性不均的重大課題，您有何展望？
雜質(zhì)不均等特性不均的確是一大難題。今后，隨著微細(xì)化進(jìn)一步推進(jìn)，除了SRAM部分之外，在邏輯等部分也可能會(huì)出現(xiàn)特性不均問題。不過，問題還是有望得到解決的。這里最重要的也許就是電路設(shè)計(jì)與工藝之間的協(xié)調(diào)。在SRAM方面，這一點(diǎn)已通過導(dǎo)入冗余電路及輔助電路得以實(shí)現(xiàn)。繼續(xù)加強(qiáng)兩者間的協(xié)調(diào)是今后的關(guān)鍵。
——最后請(qǐng)您談?wù)凾SV（Si貫通孔）這樣的，對(duì)半導(dǎo)體芯片進(jìn)行三維層疊的技術(shù)的定位。
對(duì)難以整合到Si芯片中的功能，目前最好的方法是進(jìn)行三維層疊。比如基于III-V族半導(dǎo)體的功率放大器電路。作為以低成本集成該電路的方法，與集成到Si芯片上相比，對(duì)芯片及晶圓之間進(jìn)行集成的方法目前在成本等方面更為有利。今后，三維技術(shù)將以三大軸心向前發(fā)展。首先是TSV。在TSV方面，英特爾也在長(zhǎng)年進(jìn)行相關(guān)開發(fā)。其次是晶圓之間的粘合。另外還有在晶體管工序中導(dǎo)入多個(gè)層疊構(gòu)造的方法。今后，這些三維化技術(shù)將支撐著LSI隨著微細(xì)化的推進(jìn)取得進(jìn)步。
下載文檔
