賽靈思下單臺積電 求功率效率

可編程邏輯組件大廠賽靈思（Xilinx）昨（23）日宣布，將采用臺積電（2330）高效能（HPL）及三星電子低功耗（LPMZ）等28奈米高介電金屬閘極（High-K Metal-Gate，HKMG）制程，生產下一世代的可編程邏輯門陣列（FPGA）芯片。至于與賽靈思合作逾10年的聯(lián)電（2303），在28奈米合作案上暫時出局，但仍是賽靈思65奈米及40奈米FPGA芯片最大代工廠。

賽靈思昨日在分析師會議后，對外宣布將在今年推出新一代28奈米FPGA芯片及設計平臺，全新平臺的功耗只有前一代40奈米平臺的一半，容量卻高出兩倍。賽靈思指出，透過選擇一種高效能與低功耗的制程技術，可讓產品更多元的通用型可擴充架構，將最大化28奈米制程節(jié)點的價值，提供顧客具備特殊應用芯片（ASIC）等級能力的FPGA組件，以符合其成本與電力預算，同時可藉由簡單的設計移轉與再利用的硅智財（IP），提升工程師的生產力。

賽靈思為了加速28奈米FPGA的推出時間，在經過重新評估后，決定下單臺積電及三星，合作逾10年的聯(lián)電則在此一世代暫時出局。賽靈思可編程平臺開發(fā)事業(yè)部資深副總裁Victor Peng證實，28奈米世代的FPGA芯片，已決定選擇臺積電與三星電子的高效能與低功耗HKMG制程。

賽靈思資深副總裁Victor Peng解釋，對于28奈米制程節(jié)點來說，靜態(tài)功率往往是組件總體功率消耗非常重要的一部份，在某些情況中更成為掌控成敗的關鍵。為了達到最大的功率效率，制程的選擇至為關鍵，因為它能控制功耗，來驅動更高的系統(tǒng)效能使用性與功能。賽靈思為下一世代FPGA，選擇了臺積電與三星電子為晶圓代工伙伴，就是要將靜態(tài)功耗降至最低，在進入28奈米制程之時，不用擔心犧牲效能與功能性的優(yōu)勢。

聯(lián)電雖然此次未獲賽靈思青睞，繼續(xù)拿下28奈米FPGA代工訂單，但是現(xiàn)在量產中的65奈米及40奈米芯片，仍將大量委由聯(lián)電代工。聯(lián)電指出，現(xiàn)在仍在沖刺65奈米及40奈米產能，28奈米仍在投資階段，今年不會量產，因此尊重客戶的策略考慮，但聯(lián)電與賽靈思間的合作關系仍未改變。

市場人士認為，賽靈思新增臺積電為28奈米制程FPGA芯片重要合作伙伴，目的是要縮短與競爭對手間的技術差距，聯(lián)電未來只要能夠追趕上臺積電或三星的技術研發(fā)進度，仍然有機會贏回賽靈思FPGA代工訂單。