Mentor芯片測(cè)試方案獲聯(lián)電65/40納米制程認(rèn)證

時(shí)間：2009-09-15 05:53:00

關(guān)鍵字： MENTOR 測(cè)試方案芯片測(cè)試聯(lián)電

手機(jī)看文章

掃描二維碼
隨時(shí)隨地手機(jī)看文章

[導(dǎo)讀]Mentor Graphics宣布其硅芯片測(cè)試與診斷方案已經(jīng)獲得晶圓代工大廠聯(lián)電(UMC)認(rèn)證，可運(yùn)用于聯(lián)電的65與40納米參考流程。該硅芯片測(cè)試流程的基礎(chǔ)是TestKompress自動(dòng)化測(cè)試向量產(chǎn)生(automated test pattern generation，

Mentor Graphics宣布其硅芯片測(cè)試與診斷方案已經(jīng)獲得晶圓代工大廠聯(lián)電(UMC)認(rèn)證，可運(yùn)用于聯(lián)電的65與40納米參考流程。該硅芯片測(cè)試流程的基礎(chǔ)是TestKompress自動(dòng)化測(cè)試向量產(chǎn)生(automated test pattern generation，ATPG)解決方案，可以最低測(cè)試成本達(dá)成更高測(cè)試質(zhì)量。

與這個(gè)掃描測(cè)試解決方案互補(bǔ)的是Mentor MBISTArchitect適用于內(nèi)存內(nèi)建自我測(cè)試(BIST)、符合BSDArchitect 1149.1規(guī)范的邊界掃描(boundary scan)工具以及YieldAssist故障診斷和良率監(jiān)控工具。

UMC流程提供各種先進(jìn)的功能，滿足測(cè)試先進(jìn)IC產(chǎn)品的新需求。TestKompress產(chǎn)品提供高度壓縮的測(cè)試向量，支持各種故障模型，包括stuck-at、transition、多重偵測(cè)(multiple detect)與先進(jìn)延遲測(cè)試(timing aware)。TestKompress產(chǎn)品中具備低功耗的功能會(huì)調(diào)整測(cè)試向量，減少測(cè)試期間的總電力消耗，以及保持使用者定義臨界值以下的最高電力。

MBISTArchitect工具使提供內(nèi)存多重處理程序的全速測(cè)試流程自動(dòng)化，同時(shí)使每單位面積成本(area overhead)降到最低。BSDArchitect工具適用于為內(nèi)存BIST插入邊界掃描與TAP控制電路。YieldAssist工具能夠快速診斷故障組件，找出缺陷的位置與類型，常保IC良率。

"我們的全套硅芯片測(cè)試工具以先進(jìn)IC技術(shù)為目標(biāo)，例如UMC提供的65和45納米制程。"Mentor副總裁兼設(shè)計(jì)至硅芯片(Design-to-Silicon)事業(yè)部總經(jīng)理Joe Sawicki表示："UMC 參考流程意味著客戶將可享受完整驗(yàn)證的測(cè)試流程，而且能夠套用到各種組件上。"

UMC 65nm與40nm參考流程測(cè)試解決方案包括MBISTArchitect、BSDArchitect、TestKompress與YieldAssist產(chǎn)品。所有產(chǎn)品現(xiàn)在都正在供貨中。