業(yè)界對于2012年的EDA產(chǎn)業(yè)趨勢預(yù)測

　　‘DIY’的EDA流程將在2012年起飛

　　當(dāng)Verific自2001年起開始提供（System）Verilog和VHDL解析器（parsers）時，許多EDA公司也紛紛快速跟進(jìn)。許多半導(dǎo)體公司內(nèi)部的CAD團(tuán)隊和FPGA公司的客戶支援設(shè)計工具都起而仿效，特別是當(dāng)他們意識到重用Verific的解析器，會比自行建構(gòu)要來得更有效率時。在2012年，沒有內(nèi)部EDA開發(fā)的半導(dǎo)體和系統(tǒng)設(shè)計業(yè)者，也將能針對他們的環(huán)境建構(gòu)獨特的EDA工具。隨著最近陸續(xù)問世的PerlAPI到SystemVerilog和VHDL前端等工具，設(shè)計人員不必具備C++等專有知識，便能使用符合IEEE標(biāo)準(zhǔn)的解析器。因此，2012年，建立自有的SystemVerilog設(shè)計工具將成為該產(chǎn)業(yè)的趨勢之一。

　　--MichielLigthart，VerificDesignAutomation營運(yùn)長：Emulation在2012年成為通用的驗證工具代名詞

　　Emulation將在2012年成為通用驗證工具的代名詞。由于可提供更嚴(yán)格的除錯能力，而且其操作能比邏輯模擬器（logicsimulator）快上數(shù)個數(shù)量級的Emulation，已經(jīng)成為驗證工具流程的一部份。Emulator可測試來自任何市場的任何類型設(shè)計，而且特別適用在軟體內(nèi)容和設(shè)計復(fù)雜度不斷增加的領(lǐng)域。作為驗證工具領(lǐng)域中具備最多性能的工具之一，emulator運(yùn)用數(shù)十億個時脈周期來驗證和協(xié)同驗證十億閘極元件上的軟硬體，提升開發(fā)商在投片之前的設(shè)計信心。

　　--LauroRizzatti，EVE-USA總經(jīng)理：硬體模擬市場成長18%

　　許多歷史悠久的EDA技術(shù)并沒有顯著進(jìn)展，但硬體模擬（emulation）顯然是其中一大例外。。據(jù)GarySmithEDA分析公司于2011年9月發(fā)布的調(diào)查，emulation市場在2009~2012年幾乎成長了一倍，僅2012年便成長了18%。促成此一增長的主要原因有三個：現(xiàn)有的emulation使用者需要更大型的硬體模擬器（emulator）；新客戶發(fā)現(xiàn)他們不能缺少emulator；以及隨著設(shè)計進(jìn)展，這項工具也成為建構(gòu)FPGA原型中不可或缺的要角。

　　--MentorEmulation：SoC功能驗證將成為EDA領(lǐng)域的主要議題

　　在晶片設(shè)計中，驗證一直是最耗費(fèi)時間的一項過程。行動運(yùn)算和通訊元件的爆炸性需求推動SoC設(shè)計快速增長；嵌入式處理器中的軟體驅(qū)動部份也讓SoC驗證問題變得日益困難。

　　傳統(tǒng)的事務(wù)級驗證方法已經(jīng)無法滿足SoC系統(tǒng)級的測試需求，驗證工程師仍必須進(jìn)行耗費(fèi)時間的手動測試任務(wù)。在缺乏自動化解決方案和面臨嚴(yán)苛的上市時程壓力下，這些手動測試僅能滿足整個系統(tǒng)驗證的冰山一角罷了。而在2012年，業(yè)界將開始探討一種嶄新的解決方案，這種方案將自動進(jìn)行SoC驗證，進(jìn)而實現(xiàn)完整的系統(tǒng)級驗證。

　　--AdnanHamid，BrekerVerificationSystems執(zhí)行長：軟體將在系統(tǒng)設(shè)計扮演更重要角色

　　好吧，雖然這聽起來并不是什么新概念，但事實是目前軟體被運(yùn)用的程度正大幅提升，不僅僅在先進(jìn)SoC設(shè)計中用于驅(qū)動高層決策，在低層決策應(yīng)用中也一樣。愈來愈多的設(shè)計團(tuán)隊運(yùn)用軟體來做出關(guān)鍵決策，且通常是針對硬體設(shè)計師和架構(gòu)師的專屬領(lǐng)域。隨著愈來愈多的后端制程在整個設(shè)計流程中不斷被整合或消除，加上許多問題都必須在設(shè)計過程的初期解決，未來軟體將在晶片驗證和功率分析過程中扮演愈來愈關(guān)鍵的角色。

　　--BillNeifert，CarbonDesignSystems技術(shù)長：基于FPGA的應(yīng)用持續(xù)提升

　　我認(rèn)為，這個產(chǎn)業(yè)正持續(xù)朝著良好地整合既有設(shè)計和基于FPGA原型解決方案的方向發(fā)展。FPGA對多高性能應(yīng)用來說都極具吸引力，如軟體定義無線電（SDR）、電腦視覺和高速馬達(dá)控制等。然而，最近的BDTI分析報告指出，F(xiàn)PGA的復(fù)雜性拉高了許多嵌入式應(yīng)用的開發(fā)成本。系統(tǒng)級設(shè)計環(huán)境的進(jìn)展、自動化程式碼產(chǎn)生，以及原型硬體能夠逐步緩解此一問題，但截至目前，我們?nèi)匀粺o法整合完整的設(shè)計、驗證和即時測試解決方案，以便讓FPGA能拓展到更廣泛的系統(tǒng)和嵌入式設(shè)計領(lǐng)域中。不過，2012年起，這些解決方案將陸續(xù)問世，我們將看到更多新產(chǎn)品出現(xiàn)，加速此一趨勢的發(fā)展。

　　--KenKarnofsky，MathWorks資深訊號處理應(yīng)用分析師：云端運(yùn)算將為EDA工具帶來顯著進(jìn)展

　　對許多EDA任務(wù)而言，云端運(yùn)算似乎是一種很自然的執(zhí)行平臺，特別是在驗證領(lǐng)域。過去，由于安全性和控制因素考量，許多公司拒絕云端運(yùn)算。但這些拒絕將帶來和十多年前一樣的結(jié)果──愈來愈多工作外包給印度和中國。最終，經(jīng)濟(jì)壓力將勝過一切，我們已經(jīng)看到云端運(yùn)算趨勢正開始發(fā)生…

　　--BillNeifert，CarbonDesignSystems技術(shù)長：更多SoC設(shè)計和對系統(tǒng)級驗證的需求將推動業(yè)界采用情境模型驗證

　　包含更多模組、IP和嵌入式處理器的全新SoC元件意味著復(fù)雜度更高的系統(tǒng)，而且需要整個SoC，而非個別模組進(jìn)行驗證。不幸的是，現(xiàn)有的驗證方法仍然很難做到這一點。而現(xiàn)在，愈來愈多的驗證工程師正開始使用一種基于‘情境建模’（scenariomodeling）的全新方法，來實現(xiàn)系統(tǒng)級的SoC功能驗證。情境建模是從指定期望的結(jié)果開始，而后使用自動化技術(shù)來產(chǎn)生可達(dá)到這些期望和比較系統(tǒng)響應(yīng)和預(yù)期響應(yīng)的激勵（軟體）。

　　在2012年，負(fù)責(zé)驗證復(fù)雜SoC的團(tuán)隊將會更熟悉‘情境模型’（scenariomodel）這個名詞。

　　--AdnanHamid，BrekerVerificationSystems執(zhí)行長：虛擬原型將成為設(shè)計流程的一部份

　　我們看到更多虛擬原型讓讓電子產(chǎn)品設(shè)計過程不斷加快的趨勢。隨著電子產(chǎn)品變得更小、更快，電子公司們必須趕上愈來愈快速的產(chǎn)品上市周期，同時他們也無法再長期負(fù)擔(dān)制造多個實體原型，以及在實驗室中為針對性能和可靠性展開全面性測試。。包括互連訊號完整性；配電網(wǎng)路完整性；以及元件、子系統(tǒng)（PCB）和全系統(tǒng)級的熱管理、震動和沖擊等因素，在整個設(shè)計過程中都需要經(jīng)過徹底分析。而這將需要電氣、機(jī)械設(shè)計和制造領(lǐng)域之間的密切合作。