精益求精！intel 400人團(tuán)隊沖擊人類極限，挑戰(zhàn)3nm工藝

這幾年，Intel新工藝的前進(jìn)步伐明顯慢了下來，三星、臺積電則是一路狂飆，而且完全不按套路出牌，節(jié)點(diǎn)命名相當(dāng)隨意，16nm優(yōu)化一下就叫12nm，甚至10/9/8/7/6/5nm一口氣都推上去。

Intel這版雖然走的不快，但如此混淆視聽也實(shí)在看不下去了，畢竟更顯得自己不思進(jìn)取嘛。在今天的精尖制造日上，Intel就對比了自家和臺積電、三星的10nm工藝，力圖證明自己才是真正的10nm，技術(shù)上更先進(jìn)。

面對未來，Intel其實(shí)也準(zhǔn)備了很多好牌，10nm產(chǎn)品發(fā)布在即，7nm基本準(zhǔn)備就緒，5nm、3nm也都在規(guī)劃之中。

從Intel給出的路線圖看，5nm、3nm還處于前沿研究階段，具體如何實(shí)現(xiàn)尚未定型，量產(chǎn)更不知何年何月，但無論如何，這意味著Intel對于硅半導(dǎo)體技術(shù)的追求將堅定地走下去。

而為了達(dá)成5nm、3nm，Intel也在做很多技術(shù)上的前沿研究，包括：

- 納米線晶體管：被認(rèn)為是未來技術(shù)的一種選擇，因?yàn)榧{米線的結(jié)構(gòu)可提供改進(jìn)通道靜電，從而進(jìn)一步實(shí)現(xiàn)晶體管柵極長度的微縮。

- III-V材料：硅是MOSFET通道中經(jīng)常使用的材料，但是III-V材料(如砷化鎵和磷化銦)改進(jìn)了載流子遷移率，從而提供更高的性能或者能夠在更低的電壓和更低的有功功耗下運(yùn)行晶體管。

- 3D堆疊：硅晶片的3D堆疊有機(jī)會實(shí)現(xiàn)系統(tǒng)集成，以便把不同的技術(shù)混裝到一個很小的地方。

- 密集內(nèi)存：多種不同的高密度內(nèi)存選擇，其中包括易失性和非易失性存儲技術(shù)，正在探索和開發(fā)中。

- 密集互聯(lián)：對于精尖制程工藝來說，微縮互聯(lián)和微縮晶體管一樣重要。新的材料和圖案成形技術(shù)正在探索中，以支持高密度互聯(lián)。

- 極紫外光刻(EUV)：采用13.5納米波長。由于當(dāng)今的193納米波長工具已達(dá)到其微縮極限，該技術(shù)正在研發(fā)中以實(shí)現(xiàn)進(jìn)一步的微縮。

- 自旋電子學(xué)：一種超越CMOS的技術(shù)，當(dāng)CMOS無法再進(jìn)行微縮的時候，這是一種選擇，可提供非常密集和低功耗的電路。

- 神經(jīng)元計算：一種不同的處理器設(shè)計和架構(gòu)，能夠以比當(dāng)前計算機(jī)高得多的能效執(zhí)行某些計算功能。

至于摩爾定律的極限到底在哪里，誰也不知道。

有趣的是，臺積電整整一年前就公布了自己的5nm、3nm規(guī)劃，并稱已有三四百人的團(tuán)隊在攻關(guān)3nm，但沒有透露任何詳細(xì)情況。