Mentor提議對(duì)基于圖形的測(cè)試規(guī)范標(biāo)準(zhǔn)進(jìn)行研究

2014年3月4日—Mentor Graphics（NASDAQ：MENT）今天宣布，為對(duì)基于圖形的測(cè)試規(guī)范標(biāo)準(zhǔn)的標(biāo)準(zhǔn)化問題進(jìn)行研究，公司已提議成立新的Accellera標(biāo)準(zhǔn)委員會(huì)。為深化此項(xiàng)工作，Mentor Graphics公司將把其現(xiàn)有的基于圖形的測(cè)試規(guī)范格式作為技術(shù)捐贈(zèng)奉獻(xiàn)出來，以啟動(dòng)標(biāo)準(zhǔn)化工作。

“Mentor Graphics公司基于圖形的規(guī)范化技術(shù)，以其快速徹底的覆蓋設(shè)備狀態(tài)空間能力，為驗(yàn)證領(lǐng)域帶來了惹人注目的新價(jià)值，”SyoSil咨詢公司的 所有人兼總經(jīng)理 Peter Jensen 說?！斑@樣，我們便可以在模塊級(jí)采用UVM（通用驗(yàn)證方法學(xué)）進(jìn)行傳統(tǒng)的覆蓋率驅(qū)動(dòng)驗(yàn)證和在系統(tǒng)級(jí)采用嵌入式C測(cè)試程序進(jìn)行智能軟件驅(qū)動(dòng)驗(yàn)證時(shí)，采用統(tǒng)一的基于圖形的描述?！?BR>
“采納最先進(jìn)的功能驗(yàn)證方法學(xué)在電子設(shè)計(jì)和驗(yàn)證效率的最大化方面是至關(guān)重要的。通過采用基于圖形的測(cè)試技術(shù)，我們看到客戶的生產(chǎn)率實(shí)現(xiàn)了10倍增加，”Mentor Graphics 副總裁兼設(shè)計(jì)驗(yàn)證技術(shù)部總經(jīng)理 John Lenyo 說?！案鶕?jù)客戶反饋，我們正在推進(jìn)有關(guān)標(biāo)準(zhǔn)事宜的提議和推動(dòng)工作，這不僅可為很多客戶帶來顯著收益，而且還打開了技術(shù)創(chuàng)新的大門?！?BR>
基于圖形的測(cè)試規(guī)范的諸多益處
基于圖形的測(cè)試規(guī)范可一舉三得。首先，它可使編寫和調(diào)試測(cè)試用例的時(shí)間壓縮50%或以上。對(duì)于現(xiàn)有的基于約束的 SystemVerilog UVM 測(cè)試來說，驗(yàn)證工程師可利用基于圖形的規(guī)范格式來描述完全相同的測(cè)試空間，不但代碼行數(shù)不到原來的一半，而且還無需對(duì)測(cè)試意圖進(jìn)行任何修改。這也意味著測(cè)試代碼本身的錯(cuò)誤的數(shù)量有效減少，驗(yàn)證工程師可將注意力從調(diào)試測(cè)試代碼轉(zhuǎn)移到調(diào)試設(shè)計(jì)上來。

其次，基于圖形的測(cè)試規(guī)范格式支持多種設(shè)計(jì)語言和多種驗(yàn)證環(huán)境，可復(fù)用到設(shè)計(jì)意圖和驗(yàn)證引擎中。無論對(duì)于用于模塊級(jí)仿真的 SystemVerilog UVM 測(cè)試環(huán)境，還是對(duì)于用于系統(tǒng)級(jí)仿真的嵌入式C測(cè)試程序來說，均可采用相同的基于圖形的測(cè)試規(guī)范。此外，它還可用于為微處理器指令集的驗(yàn)證生成指令，甚至還可用在 FPGA 原型設(shè)計(jì)和芯片驗(yàn)證等目標(biāo)硬件上。

第三，借助基于圖形的測(cè)試規(guī)范的抽象性，在工具實(shí)施階段，可根據(jù)驗(yàn)證需求采用不同的方法來應(yīng)用該測(cè)試規(guī)范。比如，在驗(yàn)證項(xiàng)目的早期階段，可根據(jù)基于圖形的測(cè)試規(guī)范對(duì)某工具下達(dá)相關(guān)指令，以系統(tǒng)化的方式來執(zhí)行該測(cè)試規(guī)范，從而快速提升功能覆蓋率。在后期，可對(duì)該工具下達(dá)相關(guān)指令，以完全隨機(jī)的方式來執(zhí)行該測(cè)試規(guī)范，從而為回歸測(cè)試的仿真集群（simulation farm）產(chǎn)生浸泡測(cè)試激勵(lì)。

Mentor Graphics公司對(duì)基于圖形的測(cè)試規(guī)范標(biāo)準(zhǔn)工作所做貢獻(xiàn)
對(duì)于驗(yàn)證來說，基于圖形的規(guī)范格式并非新鮮事物。它以標(biāo)準(zhǔn)的巴科斯—諾爾范式(BNF)為基礎(chǔ)，在IBM的倡導(dǎo)下，已在多家公司的自動(dòng)化編譯器測(cè)試中得到應(yīng)用。其天然基本架構(gòu)與典型的設(shè)計(jì)規(guī)范結(jié)構(gòu)高度相似，需求映射簡(jiǎn)單明了。 Mentor Graphics公司捐贈(zèng)了經(jīng)過擴(kuò)展的基于圖形的規(guī)范格式，使得所有的標(biāo)準(zhǔn)環(huán)境，以及包括Verilog、VHDL、SystemVerilog、e、SystemC、C/C、匯編碼等在內(nèi)的各種語言均支持 VLSI 設(shè)計(jì)驗(yàn)證。